[發(fā)明專(zhuān)利]飛行器載荷終端圖像壓縮方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710405688.5
• 申請(qǐng)日: 2017-06-01
• 公開(kāi)（公告）號(hào): CN107347158A
• 公開(kāi)（公告）日: 2017-11-14
• 發(fā)明（設(shè)計(jì)）人: 張峰
• 申請(qǐng)（專(zhuān)利權(quán)）人: 西南電子技術(shù)研究所（中國(guó)電子科技集團(tuán)公司第十研究所）
• 主分類(lèi)號(hào): H04N19/426
• 分類(lèi)號(hào): H04N19/426;H04N19/42;H04N19/85
• 代理公司: 成飛(集團(tuán))公司專(zhuān)利中心51121
• 代理人: 郭純武

技術(shù)領(lǐng)域

本發(fā)明涉及一種可以廣泛應(yīng)用于多種數(shù)據(jù)傳輸系統(tǒng)中的圖像壓縮技術(shù)，尤其是圖像通信等領(lǐng)域中，主要用于遙感、遙測(cè)等飛行器載荷的終端圖像壓縮方法。

背景技術(shù)

圖像是人們獲取信息的重要來(lái)源，特別是圖像的數(shù)字化后，數(shù)字圖像在傳輸和存儲(chǔ)的廣泛應(yīng)用過(guò)程中，經(jīng)常遇到數(shù)字圖像數(shù)據(jù)量巨大，而傳輸帶寬和存儲(chǔ)容量有限的矛盾。圖像的存儲(chǔ)和傳輸問(wèn)題變得越來(lái)越突出，要求存儲(chǔ)、傳輸對(duì)網(wǎng)絡(luò)資源的開(kāi)銷(xiāo)盡量低，同時(shí)又不能降低存儲(chǔ)和傳輸過(guò)程中圖像的質(zhì)量。近年來(lái)，高速高幀頻攝像機(jī)的出現(xiàn)，圖像數(shù)據(jù)大幅增長(zhǎng)，而傳輸帶寬明顯成為瓶頸，因此圖像壓縮技術(shù)成為近年研究的熱點(diǎn)。圖像壓縮技術(shù)廣泛應(yīng)用于多種數(shù)據(jù)傳輸系統(tǒng)中，如視頻播放器通常采用MPEG4或H.264等壓縮方式，數(shù)碼照相機(jī)通常采用JPEG等壓縮方式。JPEG2000壓縮算法具有良好的壓縮效率，但算法復(fù)雜，一直困擾著工程應(yīng)用。由于現(xiàn)有星載、機(jī)載通信終端受限于平臺(tái)的空間限制，通常不支持圖像壓縮功能，在特定的環(huán)境下，受傳輸時(shí)間、存儲(chǔ)空間和信道帶寬的影響，攜帶大量數(shù)據(jù)的圖像信息很難被快速的傳輸或存儲(chǔ)，這成為圖像信息處理發(fā)展的主要瓶頸之一。

現(xiàn)有技術(shù)中通常使用數(shù)字信號(hào)處理器DSP，實(shí)現(xiàn)原始圖像數(shù)據(jù)的壓縮功能。圖像壓縮的核心算法通常運(yùn)算量密集，運(yùn)行這些算法通常需要采用功能強(qiáng)大的DSP，由于DSP芯片的其它通用功能相對(duì)較弱，一般需要有一個(gè)通用微處理器來(lái)實(shí)現(xiàn)一些諸如網(wǎng)絡(luò)數(shù)據(jù)傳輸?shù)裙δ埽抑T如圖像數(shù)據(jù)的采集、預(yù)處理功能還需要額外的可編程邏輯門(mén)陣列FPGA實(shí)現(xiàn)。目前的衛(wèi)星遙感圖像壓縮系統(tǒng)硬件方案大多基于高性能可編程邏輯器件FPGA。但這種方案整系統(tǒng)成本居高不下，且FPGA存在單粒子翻轉(zhuǎn)效應(yīng)。為了降低硬件設(shè)計(jì)成本，現(xiàn)有技術(shù)還提出了一種使用一個(gè)FPGA進(jìn)行管理和控制的FPGA+DSP的硬件設(shè)計(jì)結(jié)構(gòu)。這種采用FPGA+DSP的架構(gòu)的不足之處在于，PCB板的面積較大，不適合在體積受限的飛行器等載荷終端使用。

另外一種典型的實(shí)現(xiàn)方案是采用專(zhuān)用ASIC圖像壓縮芯片，專(zhuān)用ASIC圖像壓縮芯片一般是就某種特定的編碼協(xié)議推出相應(yīng)的終端ASIC芯片，所需軟件編程量小，壓縮速度快，缺點(diǎn)是專(zhuān)用ASIC芯片通常需要專(zhuān)用的程序存儲(chǔ)器，以存儲(chǔ)ASIC的固件文件，以及一個(gè)處理器去配置和管理，又引入了額外的PCB面積開(kāi)稍。

為滿足飛行器等載荷終端的應(yīng)用需求，除了保持正常的通信功能外，必須進(jìn)行圖像壓縮功能的小型化設(shè)計(jì)。

發(fā)明內(nèi)容

本發(fā)明的任務(wù)是針對(duì)現(xiàn)有星載、機(jī)載飛行器通信終端不支持圖像壓縮功能的不足，提供一種支持多種圖像分辨率、圖像壓縮倍率可控、壓縮信噪比可調(diào)，小型化、低功耗，壓縮效率高，易于硬件實(shí)現(xiàn)的飛行器載終端圖像壓縮方法。

本發(fā)明的上述目的可以通過(guò)以下措施來(lái)達(dá)到，一種飛行器載荷終端圖像壓縮方法，具有如下技術(shù)特征：以帶有圖像輸入接口LVDS、串口、內(nèi)存DDR的可編程邏輯門(mén)陣列FPGA芯片為核心，電連接雙片程序加載存儲(chǔ)器QSPI Flash、以太網(wǎng)接口芯片PHY、模/數(shù)轉(zhuǎn)換器ADC、數(shù)/模轉(zhuǎn)換器DAC和圖像壓縮芯片ADV212組成圖像壓縮系統(tǒng)；FPGA的加載程序以及ADV212的固件文件共同存儲(chǔ)于一片F(xiàn)lash存儲(chǔ)器中；然后采用FPGA中內(nèi)嵌的ARM內(nèi)核通過(guò)總線AXI_EMC對(duì)圖像壓縮芯片ADV212進(jìn)行參數(shù)配置，通過(guò)可編程邏輯門(mén)陣列FPGA運(yùn)用硬件描述語(yǔ)言VHDL對(duì)來(lái)源于圖像輸入接口LVDS的圖像數(shù)據(jù)進(jìn)行重新排序、組幀、校驗(yàn)和分割，以完成圖像數(shù)據(jù)的采集、接收、壓縮預(yù)處理輸入，并將圖像數(shù)據(jù)存儲(chǔ)到大容量?jī)?nèi)存DDR中，F(xiàn)PGA邏輯部分將分割后的數(shù)據(jù)送給圖像壓縮芯片ADV212進(jìn)行圖像數(shù)據(jù)交互，將壓縮后的數(shù)據(jù)輸出至可編程邏輯門(mén)陣列FPGA，F(xiàn)PGA邏輯單元模塊根據(jù)檢測(cè)到ADV212處理完成的中斷后，再?gòu)腖VDS接口循環(huán)接收原始圖像信息并進(jìn)行壓縮處理。

本發(fā)明相比于現(xiàn)有技術(shù)具有如下有益效果：