[發明專利]異構多核可編程系統及其內存配置和計算單元的編程方法

有效

• 申請號: 201710404920.3
• 申請日: 2017-06-01
• 公開（公告）號: CN107341053B
• 公開（公告）日: 2020-12-15
• 發明（設計）人: 胡勇;徐淵;朱明程;趙光東
• 申請（專利權）人: 深圳大學
• 主分類號: G06F9/50
• 分類號: G06F9/50;G06F12/02;G06F15/78;G06F15/167;G06F13/28;G06F8/41
• 代理公司: 深圳市瑞方達知識產權事務所(普通合伙) 44314
• 代理人: 林儉良

本發明涉及一種在單顆FPGA芯片內實現的異構多核可編程系統及其內存配置方法和計算單元的編程方法。該異構多核可編程系統包括一個主機和多個計算單元,以及作為系統內存配置給多個計算單元共享的外部DDR存儲器，其中為每個計算單元分配有一塊存儲空間，每個存儲空間用于存儲相應計算單元的數據和指令。該內存配置方法包括：主機根據為各個計算單元配置的計算任務，在外部DDR存儲器中為各計算單元分配相應的存儲空間；并進一步地將該存儲空間劃分為兩個對稱區域。本發明將計算單元的指令和數據存儲器都分配在外部的DDR存儲器上，不會出現因芯片內部存儲資源稀缺，而導致指令和數據存儲容量不夠的情況，且內存分配具有靈活、高效、可靠的優勢。

技術領域

本發明涉及異構多核可編程系統領域，主要涉及在單顆現場可編程門陣列(FPGA，Field－Programmable Gate Array)芯片內實現異構多核可編程系統的設計方法、內存分配、編程模型設計與開放運算語言(OpenCL，Open Computing Language)支持，更具體地說，涉及一種在單顆FPGA芯片內實現的異構多核可編程系統及其內存配置方法和計算單元的編程方法。

背景技術

異構多核可編程系統是將結構、功能、功耗、運算性能不同的多個核心處理器集成在單顆芯片上，通過任務剖析與核心調度，將不同的任務分配給相應的核心，使每個核心物盡其用，這種組織方式實現了資源的最佳化配置，且能降低整體功耗。由于在FPGA平臺上實現異構多核系統，其能量效率方面表現較高，且FPGA的硬件可編程性可以使開發者方便的搭建符合自身需求的數字系統。目前，常見的異構模型有同種CPU+FPGA上的硬件加速模塊組成，或單個CPU+單個DSP組成異構系統。前者的硬件加速模塊，由于是在系統設計之初就確定了功能，設計完成后不能實現靈活的可編程性。后者其實還是在用單個核心做串行的數據運算和處理，未達到并行處理的要求，不能充分展現系統的高效性。

在異構多核可編程系統中，內存的分配使用是關鍵問題。如何保證多個計算單元無沖突的訪問內存，當前有設計是給計算單元在FPGA芯片上實現本地數據和指令存儲器。然而FPGA內部的存儲器資源非常稀缺，因而限制了各個計算單元的本地存儲器大小，導致數據和指令空間的不夠用，這種本地存儲的方式在多計算單元的設計中尤為矛盾。而且在主機需要結果數據時，還需要從原有本地存儲中拷貝數據到主機內存空間，數據搬移上產生了時間的消耗。

此外，異構多核可編程系統的編程較復雜，有研究者提出“統一編程，分開編譯”的編程模型，對于此種模型，需要為從核的變量和函數都添加特定的標記，然后再設計相應的分離解析程序。此種方式其實加大了編程的復雜性，并不能保證分離解析程序的準確性、可靠性。

OpenCL是一個為異構平臺編寫程序的框架，此異構平臺可由CPU，GPU或其他類型的處理器組成。現在已成為行業規范。AMD和NVIDIA都發布了支持OpenCL的圖形處理器及軟件開發工具包(SDK，Software Development Kit)。美國FPGA廠商英特爾和賽靈思公司，也推出了使支持OpenCL的開發板卡，用以實現CPU+FPGA的異構并行計算。微軟在數據中心使用FPGA加速計算任務。但是這只能針對于特定的板卡，開發者對在FPGA內部的系統不可見也無法修改。

針對現有技術存在的上述問題，業內需要開發一種具有大容量內存的異構多核可編程系統，以及與之配套的內存優化配置方法和計算單元的編程方法。

發明內容

本發明要解決的技術問題在于，針對現有異構多核可編程系統存在系統效率低、存儲空間小的缺陷，提供一種具有大容量存儲空間的在單顆FPGA芯片內實現的異構多核可編程系統及其內存配置方法。

本發明要解決另一技術問題在于，針對現有異構多核可編程系統存在的系統編程復雜的缺陷，提供一種在單顆FPGA芯片內實現的異構多核可編程系統中計算單元的編程方法。

本發明解決其技術問題所采用的技術方案是：構造一種在單顆FPGA芯片內實現的異構多核可編程系統，包括一個主機和多個計算單元，還包括，