[發明專利]異構多核可編程系統及其內存配置和計算單元的編程方法

有效

• 申請號: 201710404920.3
• 申請日: 2017-06-01
• 公開（公告）號: CN107341053B
• 公開（公告）日: 2020-12-15
• 發明（設計）人: 胡勇;徐淵;朱明程;趙光東
• 申請（專利權）人: 深圳大學
• 主分類號: G06F9/50
• 分類號: G06F9/50;G06F12/02;G06F15/78;G06F15/167;G06F13/28;G06F8/41
• 代理公司: 深圳市瑞方達知識產權事務所(普通合伙) 44314
• 代理人: 林儉良

1.一種在單顆FPGA芯片內實現的異構多核可編程系統，包括一個主機和多個計算單元，其特征在于，還包括，

作為系統內存配置給所述多個計算單元共享的外部DDR存儲器，其中為每個計算單元分配有一塊存儲空間，每個所述存儲空間用于存儲相應計算單元的數據和指令；

為每個計算單元分配的所述存儲空間劃分為相互對稱的第一區域和第二區域，使得能夠交替使用和配置所述第一區域和第二區域，以節省等待配置時間；

在訪問所述第一區域時，基地址為所配置的計算單元的起始地址；在訪問所述第二區域時，基地址為所配置的計算單元的起始地址加上一個與所述第一區域的存儲空間數值大小相等的十六位地址偏移量；

所述第一區域和第二區域均包括用于運行程序的運行空間、留做備用的備用空間、用于存儲結果數據的結果數據存儲空間。

2.根據權利要求1所述的在單顆FPGA芯片內實現的異構多核可編程系統，其特征在于，

每個所述計算單元在外部DDR存儲器所分配的所述存儲空間的起始地址和空間大小是可動態配置的。

3.根據權利要求1所述的在單顆FPGA芯片內實現的異構多核可編程系統，其特征在于，

包括直接內存訪問(DMA，Direct Memory Access)模塊，用于進行主機存儲器與各計算單元的存儲空間的數據相互搬移。

4.根據權利要求3所述的在單顆FPGA芯片內實現的異構多核可編程系統，其特征在于，

所述主機包括采用MicroBlaze軟核的片上可編程系統，所述計算單元包括OR1200軟核；且所述主機通過AXI4Lite互聯模塊與所述直接內存訪問模塊及各計算單元通信。

5.根據權利要求4所述的在單顆FPGA芯片內實現的異構多核可編程系統，其特征在于，

所述系統包括DDR控制器，其通過AXI4 Interconnect總線互聯模塊與所述主機、直接內存訪問模塊及各計算單元通信連接；

計算單元包括協議轉換模塊(wb2axi模塊)，以實現WISHBONE協議到AXI協議的轉換；且

計算單元設置有讀指令、讀數據、寫數據接口，計算單元的訪存AXI總線，連接到所述AXI4 Interconnect總線互聯模塊，由所述DDR控制器負責訪存。

6.一種如權利要求3-5中任一項所述在單顆FPGA芯片內實現的異構多核可編程系統的內存配置方法，其特征在于，所述方法包括：

主機為各個計算單元配置計算任務；

根據所配置的計算任務在外部DDR存儲器中為各計算單元分配相應的存儲空間，其包括為計算單元所分配的外部存儲器的起始地址和空間大小，并為各計算單元及其相應的區域設置編號。

7.根據權利要求6所述的在單顆FPGA芯片內實現的 異構多核可編程系統的內存配置方法，其特征在于，包括：

輸入要配置的計算單元及其相應的區域的編號，以確定將要配置的目標區域的地址；

判斷所確定的目標區域是否處于空閑狀態和非配置狀態；

當所述目標區域處于空閑及非配置狀態下，設置直接內存訪問模塊，以啟動主機與該計算單元之間的數據傳輸。

8.根據權利要求6所述的在單顆FPGA芯片內實現的 異構多核可編程系統的內存配置方法，其特征在于，包括在計算單元的存儲空間的第一區域和第二區域進行切換的方法，其中包括：

輸入要切換區域的計算單元及其相應的區域的編號，以確定將要切換的目標區域地址；

檢查所述計算單元當前是否處于空閑狀態，

當所述計算單元是空閑的狀態下，確定目標區域的配置狀態；

當所述目標區域為非配置狀態時，設置區域切換。

9.一種如權利要求1-5中任一項所述在單顆FPGA芯片內實現的異構多核可編程系統中計算單元的編程方法，其特征在于，所述方法包括：

為每個計算單元創建其自己的工程目錄，以使多個計算單元的程序開發彼此獨立；且所述多個計算單元共用同一鏈接腳本，用Makefile文件直接調用其編譯工具鏈。