[發明專利]一種基于FPGA的多端口MODBUS協處理系統

在審

• 申請號: 201710398474.X
• 申請日: 2017-05-31
• 公開（公告）號: CN107329851A
• 公開（公告）日: 2017-11-07
• 發明（設計）人: 張琳;陳勇
• 申請（專利權）人: 電子科技大學
• 主分類號: G06F11/10
• 分類號: G06F11/10;H04L1/00;H04L12/40
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種專用的通信管理協處理系統，尤其是能解決嵌入式處理器的端口不足問題并從一定程度上減輕處理器負擔的一種基于FPGA的多端口MODBUS協處理系統。

背景技術

目前，在工業自動化控制中，MODBUS通信協議作為一種互聯型通信協議，基于RS485物理層通信接口，能夠實現高可靠性的多設備管理。使用MODBUS協議，可在一個RS485總線上連接最多32個設備，實現最多32個設備的數據讀寫操作。

隨著物聯網技術的發展，萬物互聯已經成為了一種必然趨勢，MODBUS協議作為一種能夠便捷組網的協議，在環境復雜的場合中，是理想的基礎連接網絡。但是隨著需要連接管理的設備數量增多，單一的MODBUS網絡已經無法實時管理眾多的設備。為了保證所有設備的數據都能夠及時有效的傳輸，就需要使用多個MODBUS網絡進行管理。而當前大部分MCU或處理器內部集成的能夠支持RS485連接的外設數量都較為有限，無法實現對多個MODBUS網絡的支持。即使是某些功能強大的處理器能夠支持多個RS485接口，在數據傳輸過程中頻繁的中斷也會給處理器造成較大的負擔，導致系統穩定性降低。而且，由于MODBUS協議中需要對每一幀數據進行CRC校驗，因此，更大的數據量也給運算單元帶來了更大的運算負載。使得系統的可靠性進一步降低。

為了克服嵌入式處理器在面對多端口MODBUS網絡應用中的不足，使用專用的通信管理協處理器來輔助實現多端口MODBUS組網，可以解決嵌入式處理器的端口不足問題并從一定程度上減輕處理器負擔。

發明內容

為了解決現有各種嵌入式處理器RS485端口數量不足，以及在數據量增加時處理器過載的問題，本發明提供一種MODBUS協議協處理系統，該系統不僅能夠實現多個RS485組成通信網絡，而且能夠處理MODBUS網絡傳輸的數據內容，為應用處理器減輕運算負擔。

本發明解決其技術問題所采用的技術方案是：一種基于FPGA的多端口MODBUS協處理系統，包括16個基本UART通信控制單元，CRC校驗單元，16個串口數據收發緩存，MODBUS幀識別單元，對外數字通信接口，核心控制單元。各單元在核心控制單元的控制下自動完成MODBUS數據幀的收發和數據校驗碼的生成，并經由對外數字通信接口和應用處理器傳輸MODBUS接收和需要發送的數據。

所述16個基本UART通信控制單元完成串口數據的收發，通過連接到片外的RS485收發器，實現RS485接口。

所述串口數據收發緩存實現UART串口待發送數據和已接收數據的存儲。

所述MODBUS幀識別單元實現對MODBUS完整數據幀的識別。

所述CRC校驗單元完成對MODBUS數據幀的錯誤校驗。

所述對外數字通信接口實現和外部應用處理器的通信，MODBUS數據內容通過該接口與外部應用處理器進行交換。

所述核心控制單元實現整個系統的協調控制，保證數據的正常收發。

本發明的有益效果是：本發明通過使用FPGA完成多個端口MODBUS數據幀的收發和校驗，在為應用處理器提供高達16個支持MODBUS協議的端口的同時，降低了應用處理器的運算負擔，并減少了單位時間內應用處理器需要處理的中斷數量。提升了系統的數據處理能力，提高了系統的穩定性。本發明的MODBUS通信協處理模塊適用于各種需要實時高效多MODBUS網絡連接的場合。

附圖說明

圖1為本發明的一種基于FPGA的MODBUS通信加速系統示意圖。

圖2為本發明的一種基于FPGA的MODBUS通信加速系統接收MODBUS數據幀時各單元的工作流程圖，其中虛線框中的應用處理器不屬于本發明內容。

圖3為本發明的一種基于FPGA的MODBUS通信加速系統發送MODBUS數據幀時各單元的工作流程圖，其中虛線框中的應用處理器不屬于本發明內容。

具體實施方式

下面結合附圖和實施例對本發明進行詳細說明。

如圖1所示，一種基于FPGA的MODBUS通信加速系統，包括16個基本UART通信控制單元，CRC校驗單元，串口數據收發緩存，MODBUS幀識別單元，對外數字通信接口，核心控制單元。