[發(fā)明專利]一種基于FPGA的多端口MODBUS協(xié)處理系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201710398474.X
• 申請(qǐng)日: 2017-05-31
• 公開（公告）號(hào): CN107329851A
• 公開（公告）日: 2017-11-07
• 發(fā)明（設(shè)計(jì)）人: 張琳;陳勇
• 申請(qǐng)（專利權(quán)）人: 電子科技大學(xué)
• 主分類號(hào): G06F11/10
• 分類號(hào): G06F11/10;H04L1/00;H04L12/40
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種基于FPGA的多端口MODBUS協(xié)處理系統(tǒng)，包括16個(gè)基本UART通信控制單元，CRC校驗(yàn)單元，16個(gè)串口數(shù)據(jù)收發(fā)緩存，MODBUS幀識(shí)別單元，對(duì)外數(shù)字通信接口，核心控制單元，其中，各單元在核心單元的控制下自動(dòng)完成MODBUS數(shù)據(jù)幀的收發(fā)和數(shù)據(jù)校驗(yàn)碼的生成，并經(jīng)由對(duì)外數(shù)字通信接口和應(yīng)用處理器傳輸MODBUS接收和需要發(fā)送的數(shù)據(jù)。

2.根據(jù)權(quán)利要求1所述的基于FPGA的多端口MODBUS協(xié)處理系統(tǒng)，其特征在于，所述16個(gè)基本UART通信控制單元完成串口數(shù)據(jù)的收發(fā)，通過連接到片外的RS485收發(fā)器，實(shí)現(xiàn)RS485接口。

3.根據(jù)權(quán)利要求1所述的基于FPGA的多端口MODBUS協(xié)處理系統(tǒng)，其特征在于，所述串口數(shù)據(jù)收發(fā)緩存實(shí)現(xiàn)UART串口待發(fā)送數(shù)據(jù)和已接收數(shù)據(jù)的存儲(chǔ)。

4.根據(jù)權(quán)利要求1所述的基于FPGA的多端口MODBUS協(xié)處理系統(tǒng)，其特征在于，所述MODBUS幀識(shí)別單元實(shí)現(xiàn)對(duì)MODBUS完整數(shù)據(jù)幀的識(shí)別。

5.根據(jù)權(quán)利要求1所述的基于FPGA的多端口MODBUS協(xié)處理系統(tǒng)，其特征在于，所述CRC校驗(yàn)單元完成對(duì)MODBUS數(shù)據(jù)幀的錯(cuò)誤校驗(yàn)。

6.根據(jù)權(quán)利要求1所述的基于FPGA的多端口MODBUS協(xié)處理系統(tǒng)，其特征在于，所述對(duì)外數(shù)字通信接口實(shí)現(xiàn)和外部應(yīng)用處理器的通信，MODBUS數(shù)據(jù)內(nèi)容通過該接口與外部應(yīng)用處理器進(jìn)行交換。

7.根據(jù)權(quán)利要求1所述的基于FPGA的多端口MODBUS協(xié)處理系統(tǒng)，其特征在于，所述核心控制單元實(shí)現(xiàn)整個(gè)系統(tǒng)的協(xié)調(diào)控制，保證數(shù)據(jù)的正常收發(fā)。