[發明專利]測試結構及凹槽刻蝕檢測方法有效
| 申請號: | 201710386700.2 | 申請日: | 2017-05-26 |
| 公開(公告)號: | CN108962877B | 公開(公告)日: | 2020-09-29 |
| 發明(設計)人: | 宋春 | 申請(專利權)人: | 中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司 |
| 主分類號: | H01L23/544 | 分類號: | H01L23/544;H01L21/66 |
| 代理公司: | 上海思微知識產權代理事務所(普通合伙) 31237 | 代理人: | 屈蘅;李時云 |
| 地址: | 201203 *** | 國省代碼: | 上海;31 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 測試 結構 凹槽 刻蝕 檢測 方法 | ||
本發明揭示了一種測試結構及凹槽刻蝕檢測方法,測試結構包括:前端結構;位于所述前端結構上的第一金屬層;位于所述第一金屬層上的層間介質層,所述層間介質層具有凹槽;位于所述凹槽中的第二金屬層;以及分別自第一金屬層和第二金屬層引出的測試端,以檢測第一金屬層和第二金屬層之間的擊穿電壓;其中,所述第一金屬層和第二金屬層在層疊方向具有重疊的拐角。于是通過測量第一金屬層和第二金屬層之間的擊穿電壓,就可以知曉在刻蝕層間介質層形成凹槽時,刻蝕過程是否異常。由此可以及時發現異常,提高良率。
技術領域
本發明涉及半導體技術領域,特別是涉及一種測試結構及凹槽刻蝕檢測方法。
背景技術
由于各種電子部件(例如,晶體管、二極管、電阻器、電容器等)的集成密度的持續改進,半導體產業已經經歷了快速發展。大多數情況下,集成密度的這種改進來自于最小部件尺寸的持續減小(例如,朝著亞20nm節點縮小半導體工藝節點),其允許更多的組件集成至給定面積內。
隨著最近對小型化、更高的速度、更大的帶寬、以及更低的功率消耗和延遲的需求的增長,對半導體制程工藝質量需求更為嚴苛。
在這種需求下,金屬層間的隔離也就成為一個需要重點關注的內容。
發明內容
本發明的目的在于提供一種測試結構及凹槽刻蝕檢測方法,以檢測凹槽刻蝕時是否異常。
為解決上述技術問題,本發明提供一種測試結構,包括:
前端結構;
位于所述前端結構上的第一金屬層;
位于所述第一金屬層上的層間介質層,所述層間介質層具有凹槽;
位于所述凹槽中的第二金屬層;以及
分別自所述第一金屬層和所述第二金屬層引出的測試端,以檢測所述第一金屬層和所述第二金屬層之間的擊穿電壓;
其中,所述第一金屬層和第二金屬層在層疊方向具有重疊的拐角。
可選的,對于所述的測試結構,所述第一金屬層包括多個第一金屬塊和多個第一連接線,多個所述第一金屬塊呈陣列狀排布,相鄰所述第一金屬塊之間由所述第一連接線連通。
可選的,對于所述的測試結構,所述第一金屬塊呈長方體。
可選的,對于所述的測試結構,所述第二金屬層包括多個第二金屬塊和多個第二連接線,多個所述第二金屬塊呈陣列狀排布,相鄰所述第二金屬塊之間由所述第二連接線連通。
可選的,對于所述的測試結構,所述第二金屬塊呈長方體。
本發明還提供一種凹槽刻蝕檢測方法,包括:
提供前端結構;
在所述前端結構上形成第一金屬層;
在所述第一金屬層上形成層間介質層;
刻蝕所述層間介質層形成凹槽;
在所述凹槽中形成第二金屬層,所述第一金屬層和所述第二金屬層在層疊方向具有重疊的拐角;
自所述第一金屬層和所述第二金屬層引出測試端;以及
通過所述測試端測量所述第一金屬層和所述第二金屬層之間的擊穿電壓,以判斷所述凹槽的刻蝕是否異常。
可選的,對于所述的凹槽刻蝕檢測方法,所述前端結構具有一前端介質層;在所述前端結構上形成第一金屬層的步驟包括:
采用光刻刻蝕工藝在所述前端介質層中形成多個第一開口和連接相鄰第一開口的多個第一連接槽,所述多個第一開口呈陣列狀排布;
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司,未經中芯國際集成電路制造(上海)有限公司;中芯國際集成電路制造(北京)有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710386700.2/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:POP結構及其形成方法
- 下一篇:電子封裝件及其制法





