[發(fā)明專利]一種并行數(shù)據(jù)的產(chǎn)生電路、方法及電子設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 201710386099.7
• 申請(qǐng)日: 2017-05-26
• 公開(kāi)（公告）號(hào): CN107222218B
• 公開(kāi)（公告）日: 2020-11-03
• 發(fā)明（設(shè)計(jì)）人: 趙虹兵
• 申請(qǐng)（專利權(quán)）人: 四川九洲電器集團(tuán)有限責(zé)任公司
• 主分類號(hào): H03M9/00
• 分類號(hào): H03M9/00
• 代理公司: 北京同達(dá)信恒知識(shí)產(chǎn)權(quán)代理有限公司 11291
• 代理人: 黃志華

1.一種并行數(shù)據(jù)的產(chǎn)生電路，其特征在于，包括：

N個(gè)存儲(chǔ)電路，所述N個(gè)存儲(chǔ)電路中的每個(gè)存儲(chǔ)電路產(chǎn)生M位并行數(shù)據(jù)；所述M位并行數(shù)據(jù)中的每位并行數(shù)據(jù)均具有通道標(biāo)識(shí)，所述通道標(biāo)識(shí)用于表示所述每位并行數(shù)據(jù)從所述每個(gè)存儲(chǔ)電路輸出時(shí)對(duì)應(yīng)的輸出通道；N為大于等于1的整數(shù)；M為大于等于2的整數(shù)；

N個(gè)并串轉(zhuǎn)換電路，所述N個(gè)并串轉(zhuǎn)換電路中的第i個(gè)并串轉(zhuǎn)換電路與所述N個(gè)存儲(chǔ)電路中的第i個(gè)存儲(chǔ)電路一一對(duì)應(yīng)連接，i為從1到N的整數(shù)；所述第i個(gè)并串轉(zhuǎn)換電路接收所述第i個(gè)存儲(chǔ)電路產(chǎn)生的M位并行數(shù)據(jù)，并將所述M位并行數(shù)據(jù)轉(zhuǎn)換為第i路串行數(shù)據(jù)；

合成電路，與所述N個(gè)并串轉(zhuǎn)換電路均連接，用于接收所述N個(gè)并串轉(zhuǎn)換電路共產(chǎn)生的N路串行數(shù)據(jù)，并根據(jù)所述N路串行數(shù)據(jù)中每個(gè)數(shù)據(jù)的所述通道標(biāo)識(shí)，將通道標(biāo)識(shí)相同的數(shù)據(jù)合成數(shù)據(jù)寬度為N的并行數(shù)據(jù)。

2.如權(quán)利要求1所述的電路，其特征在于，所述合成電路具體用于：

將所述N路串行數(shù)據(jù)中所述通道標(biāo)識(shí)相同的數(shù)據(jù)合成為數(shù)據(jù)寬度為N的并行數(shù)據(jù)；最終合成M個(gè)數(shù)據(jù)寬度為N的并行數(shù)據(jù)。

3.如權(quán)利要求1所述的電路，其特征在于，所述電路還包括；

第一控制電路，與所述N個(gè)并串轉(zhuǎn)換電路均連接；所述第一控制電路用于控制所述N個(gè)并串轉(zhuǎn)換電路中任意兩個(gè)并串轉(zhuǎn)換電路在接收到與各自對(duì)應(yīng)的存儲(chǔ)電路產(chǎn)生的M位并行數(shù)據(jù)時(shí)的第一時(shí)間差不超過(guò)第一預(yù)設(shè)值。

4.如權(quán)利要求1所述的電路，其特征在于，所述電路還包括：

N個(gè)延時(shí)電路，所述N個(gè)延時(shí)電路中第i個(gè)延時(shí)電路的一端與所述第i個(gè)并串轉(zhuǎn)換電路一一對(duì)應(yīng)連接，所述第i個(gè)延時(shí)電路的另一端與所述合成電路連接；

所述第i個(gè)延時(shí)電路用于控制所述第i個(gè)并串轉(zhuǎn)換電路產(chǎn)生的第i路串行數(shù)據(jù)到達(dá)所述合成電路時(shí)間，使得所述N路串行數(shù)據(jù)到達(dá)所述合成電路的時(shí)間相同。

5.如權(quán)利要求1所述的電路，其特征在于，所述N個(gè)存儲(chǔ)電路中至少有一個(gè)存儲(chǔ)電路為高速存儲(chǔ)器和/或所述N個(gè)并串轉(zhuǎn)換電路中至少有一個(gè)并串轉(zhuǎn)換電路為高速并串轉(zhuǎn)換電路。

6.一種并行數(shù)據(jù)的產(chǎn)生方法，應(yīng)用于一并行數(shù)據(jù)的產(chǎn)生電路中，其特征在于，所述電路包括N個(gè)存儲(chǔ)電路、N個(gè)并串轉(zhuǎn)換電路和合成電路，所述N個(gè)并串轉(zhuǎn)換電路中的第i個(gè)并串轉(zhuǎn)換電路與所述N個(gè)存儲(chǔ)電路中的第i個(gè)存儲(chǔ)電路一一對(duì)應(yīng)連接，所述合成電路與所述N個(gè)并串轉(zhuǎn)換電路均連接，N為大于等于1的整數(shù)，i為從1到N的整數(shù)；所述方法包括：

所述N個(gè)存儲(chǔ)電路中的每個(gè)存儲(chǔ)電路產(chǎn)生M位并行數(shù)據(jù)；所述M位并行數(shù)據(jù)中的每位并行數(shù)據(jù)均具有通道標(biāo)識(shí)，所述通道標(biāo)識(shí)用于表示所述每位并行數(shù)據(jù)從所述每個(gè)存儲(chǔ)電路輸出時(shí)對(duì)應(yīng)的輸出通道；M為大于等于2的整數(shù)；

所述第i個(gè)并串轉(zhuǎn)換電路接收所述第i個(gè)存儲(chǔ)電路產(chǎn)生的M位并行數(shù)據(jù)，并將所述M位并行數(shù)據(jù)轉(zhuǎn)換為第i路串行數(shù)據(jù)；

所述合成電路接收所述N個(gè)并串轉(zhuǎn)換電路共產(chǎn)生的N路串行數(shù)據(jù)，并根據(jù)所述N路串行數(shù)據(jù)中每個(gè)數(shù)據(jù)的所述通道標(biāo)識(shí)，將通道標(biāo)識(shí)相同的數(shù)據(jù)合成數(shù)據(jù)寬度為N的并行數(shù)據(jù)。

7.如權(quán)利要求6所述的方法，其特征在于，所述合成電路根據(jù)所述N路串行數(shù)據(jù)中每個(gè)數(shù)據(jù)的所述通道標(biāo)識(shí)，合成數(shù)據(jù)寬度為N的并行數(shù)據(jù)，包括：

所述合成電路將所述N路串行數(shù)據(jù)中所述通道標(biāo)識(shí)相同的數(shù)據(jù)合成為數(shù)據(jù)寬度為N的并行數(shù)據(jù)，最終合成M個(gè)數(shù)據(jù)寬度為N的并行數(shù)據(jù)。

8.如權(quán)利要求6所述的方法，其特征在于，所述電路還包括：與所述N個(gè)并串轉(zhuǎn)換電路連接的第一控制電路，在所述第i個(gè)并串轉(zhuǎn)換電路將所述M位并行數(shù)據(jù)轉(zhuǎn)換為第i路串行數(shù)據(jù)之前，所述方法還包括：

所述第一控制電路控制所述N個(gè)并串轉(zhuǎn)換電路中任意兩個(gè)并串轉(zhuǎn)換電路在接收到與各自對(duì)應(yīng)的存儲(chǔ)電路產(chǎn)生的M位并行數(shù)據(jù)時(shí)的第一時(shí)間差不超過(guò)第一預(yù)設(shè)值。