[發明專利]一種PMOS器件結構有效
| 申請號: | 201710384457.0 | 申請日: | 2017-05-26 |
| 公開(公告)號: | CN107180856B | 公開(公告)日: | 2020-01-17 |
| 發明(設計)人: | 喬明;李路;梁龍飛;董仕達;周庭宇;張波 | 申請(專利權)人: | 電子科技大學 |
| 主分類號: | H01L29/06 | 分類號: | H01L29/06;H01L29/78 |
| 代理公司: | 51232 成都點睛專利代理事務所(普通合伙) | 代理人: | 敖歡;葛啟函 |
| 地址: | 611731 四川省成*** | 國省代碼: | 四川;51 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 隔離區 穿通 閾值電壓 有效地 載流子 外延層 襯底 溝道 耗盡 | ||
1.一種PMOS器件結構,其特征在于:包括P型輕摻雜襯底(15)、位于P型輕摻雜襯底(15)上方的N型輕摻雜外延層(14),所述N型輕摻雜外延層(14)包括位于其內部中間的P型漂移區(9),P型漂移區(9)外部左側包括有:N型bulk端(3)、N型bulk端(3)右側的P型源端(2)、P型源端(2)右側下方的左N型埋層(101)、N型bulk端(3)左側的左隔離區,所述左隔離區包括左P型隔離區(121)、左P型隔離區(121)下方的左P型埋層隔離區(131),P型漂移區(9)的內部右側頂端設有P型漏端(1),P型漂移區(9)外部右側包括有:右N型埋層(102)、右N型埋層(102)外部右側的右隔離區,所述右隔離區包括右P型隔離區(122)、右P型隔離區(122)下方的右P型埋層隔離區(132),N型輕摻雜外延層(14)上方覆蓋一層氧化層(4);在N型bulk端(3)與P型源端(2)之上淀積金屬電極形成源極(5),在P型漏端(1)之上淀積金屬電極形成漏極(7),在P型調溝(8)和P型漂移區(9)之上淀積多晶硅形成柵極(6);
還包括位于P型漂移區(9)外部左側的左N型阱區(111),所述N型bulk端(3)位于左N型阱區(111)內部頂端左側,所述P型源端(2)位于左N型阱區(111)內部頂端中間,所述左N型埋層(101)位于P型源端(2)右側下方的左N型阱區(111)內部;
還包括位于左N型阱區(111)內部的P型調溝(8),所述P型調溝(8)位于P型源端(2)右側、左N型埋層(101)上方;
還包括位于P型漂移區(9)外部右側的右N型阱區(112),右N型埋層(102)位于右N型阱區(112)內部。
2.根據權利要求1所述的一種PMOS器件結構,其特征在于:所述器件結構中各摻雜類型相應變為相反的摻雜,即P型摻雜變為N型摻雜的同時,N型摻雜變為P型摻雜。
3.根據權利要求1所述的一種PMOS器件結構,其特征在于:左N型阱區(111)和P型漂移區(9)相接或有間隙,右N型阱區(112)與P型漂移區(9)相接或有間隙。
4.根據權利要求1所述的一種PMOS器件結構,其特征在于:左N型阱區(111)和左隔離區相接或有間隙,右N型阱區(112)與右隔離區相接或有間隙。
5.根據權利要求1所述的一種PMOS器件結構,其特征在于:所述器件結構所用半導體材料為體硅材料或為SOI材料。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于電子科技大學,未經電子科技大學許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201710384457.0/1.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類





