[發明專利]一種集成電路封裝結構及其制造方法

在審

• 申請號: 201710380765.6
• 申請日: 2017-05-25
• 公開（公告）號: CN108933089A
• 公開（公告）日: 2018-12-04
• 發明（設計）人: 吳建忠
• 申請（專利權）人: 無錫華潤安盛科技有限公司
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L23/31;H01L23/498
• 代理公司: 北京博思佳知識產權代理有限公司 11415
• 代理人: 林祥

本發明提供一種集成電路封裝結構及其制造方法，該方法包括：提供一載板；在載板上形成感光層圖形；采用印刷方式在感光層圖形上形成集成電路的外部引腳和基底，外部引腳與所述基底之間間隔預設距離，該方法，通過印刷方式可在載板上形成集成電路的外部引腳和基底，不需要采用現有技術中對載板進行多次曝光、顯影和蝕刻等工藝才能形成外部引腳和基底，因此，可以簡化集成電路封裝結構的制造工藝，降低生產成本，且制造過程更為綠色環保。

技術領域

本發明涉及集成電路技術領域，尤其涉及一種集成電路封裝結構及其制造方法。

背景技術

封裝(Package)，是把集成電路裝配為芯片最終產品的過程，簡單地說，就是把集成電路裸片(Die)放在一塊起到承載作用的載板上，把集成電路的引腳引出來，然后通過塑封料將集成電路包裝成為一個整體，可稱為封裝體。

為實現電磁干擾屏蔽，在集成電路封裝過程中，往往采用在封裝后的集成電路的塑封料上覆蓋金屬蓋子，這種方式的成本昂貴，而且封裝尺寸往往較大。另外一種方式是在封裝好的集成電路的塑封料表面直接電鍍金屬來實現電磁干擾屏蔽，這種在塑封料表面直接電鍍的方式可以在集成電路封裝過程以陣列的方式實現，也可以降低總體封裝厚度和尺寸，提升集成電路板設計的靈活，同降低制造成本。但是該方式要求引腳必須縮進在塑封料中，不能在側面漏出，因為在電鍍過程中，電鍍金屬材料很可能會形成在塑封料的側面，導致引腳短路。

QFN(Quad Flat No-leadPackage，方形扁平無引腳封裝)封裝體采用的是引線框架封裝方式，集成電路的引腳在切割之后側面外漏在封裝體的四周，所以無法通過在塑封料表面電鍍的方式來實現電磁干擾屏蔽。

基于傳統引線框架的QFN封裝體如果要實現側面的引腳不外漏，必須采用特殊工藝，該種工藝需要多次采用曝光、顯影、蝕刻等步驟，工藝流程復雜，制作成本較高。

發明內容

為解決集成電路封裝中制造工藝復雜和成本高的問題，本發明提供一種制造集成電路封裝結構的方法，所述方法包括：

提供一載板；

在載板上形成感光層圖形；

采用印刷方式在所述感光層圖形上形成集成電路的外部引腳和基底，所述外部引腳與所述基底之間間隔預設距離。

可選的，所述感光層圖形包括感光層保留區域和感光層未保留區域；

所述采用印刷方式在所述感光層圖形上形成集成電路的外部引腳和基底，具體包括：

采用刮板在所述感光層圖形上印刷導電層，以將所述導電層填充在所述感光層未保留區域；

去除所述感光層保留區域的感光層，形成在所述感光層未保留區域的導電層構成所述外部引腳和所述基底。

可選的，所述在載板上形成感光層圖形，具體包括：

在載板上形成感光層；

對所述感光層進行曝光，使所述感光層形成固化區域和未固化區域；

對所述感光層進行顯影，去除未固化區域的感光層，固化區域的感光層形成所述感光層保留區域，其他區域形成所述感光層未保留區域。

可選的，在所述去除所述感光層保留區域的感光層之后，還包括以下步驟：

對形成在所述感光層未保留區的導電層進行壓延處理。

可選的，在所述采用印刷方式在所述感光層圖形上形成集成電路的外部引腳和基底之后，還包括以下步驟：

將集成電路裸片固定在所述基底上；

將所述集成電路裸片的內部引腳通過導線與所述外部引腳對應綁定；