[發明專利]半導體器件封裝及其制造方法

在審

• 申請號: 201710377713.3
• 申請日: 2017-05-25
• 公開（公告）號: CN107978580A
• 公開（公告）日: 2018-05-01
• 發明（設計）人: 姚志升;李煥文;李昱志;李威弦
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/495
• 分類號: H01L23/495;H01L23/552;H01L21/48
• 代理公司: 北京律盟知識產權代理有限責任公司11287
• 代理人: 蕭輔寬

技術領域

本發明涉及半導體器件封裝及其制造方法。更具體地，本發明涉及一種包括框架板(frame board)的半導體器件封裝。

背景技術

在半導體器件封裝中，電磁干擾(EMI)屏蔽形成在包封層上。可以在包封層中形成導電通孔，以將半導體器件封裝的基板電連接到EMI屏蔽。可以使用激光鉆孔、蝕刻或機械鉆孔技術來形成導電通孔。然而，孔徑比(aperture ratio)、過蝕刻、和失準(misalignment)可能不利地影響屏蔽效果。

發明內容

在一些實施例中，根據一態樣，一種半導體器件封裝，其包含一基板、一第一電子部件、第一及第二導電接墊、一第一框架板、一包封層、及一導電層。該基板具有一第一表面和與該第一表面相對的一第二表面。該第一電子部件、該等第一及第二導電接墊、該第一框架板在該基板的該第一表面上。該第一框架板圍繞該第一電子部件及包含一第一導電通孔和一第二電子部件。該包封層包封該第一電子部件和該第一框架板。該導電層在該第一框架板和該包封層上。該第一導電通孔電連接到該第二導電接墊和該導電層，且該第二電子部件電連接到該第一導電接墊。

在一些實施例中，根據一態樣，一種半導體器件封裝，其包含一基板、一第一電子部件、一第一導電接墊、一第二導電接墊、一框架板、一包封層、及一導電層。該基板具有一頂表面。該第一電子部件、該第一導電接墊、及該第二導電接墊在該基板的該頂表面上。該框架板圍繞該第一電子部件，及該框架板包含直接在該第一導電接墊上的一第一導電柱、直接在該第二導電接墊上的一第二導電柱、及直接在該第一導電柱和該第二導電柱上的一第二電子部件。該包封層包封該第一電子部件和該框架板。該導電層在該框架板和該包封層上。

在一些實施例中，根據一態樣，一種半導體器件封裝，其包含一基板、一第一電子部件、一第一導電接墊、一第二導電接墊、一框架板、一包封層、及一導電層。該基板具有一頂表面。該第一電子部件、該第一導電接墊、及該第二導電接墊在該基板的該頂表面上。該框架板界定一空腔，且該框架板包含在該第一導電接墊上的一第一導電柱、在該第二導電接墊上的一第二導電柱、及一第二電子部件。該第一電子部件設置在該空腔中，且該第二電子部件包括直接在該第一導電柱上的一第一端和直接在該第二導電柱上的一第二端。該包封層填充該空腔且包封該第一電子部件。該導電層在該框架板和該包封層上。

在一些實施例中，根據一態樣，揭示一種用于制造半導體器件封裝的方法，該方法包含：1)提供包括一第一表面、與該第一表面相對的一第二表面的一基板，一第一導電接墊在該基板的該第一表面上且一第二導電接墊在該基板的該第一表面上；2)將該第一電子部件附接到該基板的該第一表面；3)將一框架板放置在該第一導電接墊和該第二導電接墊上以圍繞該第一電子部件；4)通過一包封層封裝該第一電子部件和該框架板；5)移除一部分的該包封層以暴露該框架板；以及6)在該框架板和該包封層上形成一導電層。

附圖說明

圖1繪示根據本發明的一些實施例的半導體器件封裝的上視圖。

圖2繪示根據本發明的一些實施例的半導體器件封裝的截面圖。

圖3繪示根據本發明的一些實施例的半導體器件封裝的截面圖。

圖4繪示根據本發明的一些實施例的半導體器件封裝的截面圖。

圖5A、圖5B、圖5C、圖5D、圖5E、圖5F及圖5G繪示根據本發明的一些實施例的用于制造半導體器件封裝的方法。

具體實施方式

貫穿圖式及詳細描述使用共同參考數字以指示相同或類似元件。本發明的實施例將從結合附圖進行的以下詳細描述更顯而易見。

空間說明，諸如「上面」、「下面」、「上」、「左」、「右」、「下」、「頂」、「底」、「垂直」、「水平」、「側邊」、「較高」、「較低」、「較上」、「較下」、「上方」、「下方」等等，皆說明關于一確定組件或組件群組、或一組件或組件群組之一確定平面，以用于如相關圖式中所示之組件定向。應理解，此處所使用之空間說明僅用于圖解說明之目的，且此處說明之結構之具體實施可以任何定向或方式作空間安置，本發明之實施例之優點并不為這種安置所偏離。

圖1是根據本發明的一些實施例的半導體器件封裝1的上視圖。半導體器件封裝1包括一基板10、電子部件11,13及16、及框架板12。

基板10可包括例如但不限于印刷電路板。基板10可包括用于電連接的導電跡線、通孔和接墊(圖1中未示出)。