[發明專利]磁感應器件及制造方法

有效

• 申請號: 201710374569.8
• 申請日: 2017-05-24
• 公開（公告）號: CN107104120B
• 公開（公告）日: 2019-03-15
• 發明（設計）人: 方向明;伍榮翔;單建安
• 申請（專利權）人: 成都線易科技有限責任公司;電子科技大學
• 主分類號: H01L27/22
• 分類號: H01L27/22;H01L21/82
• 代理公司: 北京超凡志成知識產權代理事務所(普通合伙) 11371
• 代理人: 趙志遠

本發明提供的磁感應器件包括：襯底、第一金屬層以及第一介質層，所述襯底的第一表面開設有凹槽，所述第一金屬層設置于所述凹槽內，所述第一金屬層的表面低于所述第一表面，所述第一金屬層的表面與所述第一表面構成第一凹陷部，所述第一介質層設置于所述襯底的第一表面且所述第一介質層填充所述第一凹陷部。本發明實施例提供的磁感應器件以及制造方法通過第一金屬層的表面低于襯底表面形成第一凹陷部，且第一介質層設置于襯底表面并填充第一凹陷部，使得第一金屬層與表面金屬層之間的介質厚度增加而其他區域的介質厚度不變，既能減小寄生電容和提高擊穿電壓，又能降低襯底翹曲以及介質層剝離的風險。

技術領域

本發明涉及電氣元件領域，具體而言，涉及一種磁感應器件及制造方法。

背景技術

隨著刻蝕、電鍍、表面平坦化技術的發展，嵌入式金屬線技術由于具有厚度大、電阻小的技術優勢，得到了較好的應用。嵌入式金屬線技術指的是在襯底的表面開設凹槽，將金屬材料填充至凹槽，而非將金屬材料設置于襯底的表面的技術。

在現有技術中，形成嵌入式金屬線后，襯底需要進行平坦化，從而在平坦化處理后的襯底表面繼續形成表面的介質層以及金屬層。

為了減小嵌入式金屬線與表面的金屬層之間的寄生電容，通常使用低介電常數材料，將介質層的相對介電常數降低。但是，低介電常數材料一般是疏松的多孔結構，擊穿場強較低，因此會降低金屬層之間的擊穿電壓。沉積更厚的介質層可以同時減小電容和提高擊穿電壓，但是在襯底表面大面積地沉積厚介質層的工藝難度大，厚介質層會在襯底形成較大的應力，導致襯底的翹曲甚至斷裂；介質層本身也容易在應力的作用下從襯底剝離。因此，使用現有技術中的嵌入式金屬線以及用該嵌入式金屬線形成的磁感應器件，性能易受到寄生電容和擊穿電壓的限制。

發明內容

有鑒于此，本發明提供了一種磁感應器件，以改善現有的嵌入式金屬線形成的磁感應器件的性能受到寄生電容以及擊穿電壓的限制的不足。

為實現上述目的，本發明提供如下技術方案：

一種磁感應器件，包括：襯底、第一金屬層以及第一介質層。所述襯底的第一表面開設有凹槽，所述第一金屬層設置于所述凹槽內，所述第一金屬層的表面低于所述第一表面，所述第一金屬層的表面與所述第一表面構成第一凹陷部，所述第一介質層設置于所述襯底的第一表面且所述第一介質層填充所述第一凹陷部。

一種磁感應器件制造方法，用于制造上述的磁感應器件，所述方法包括：在襯底形成從所述襯底的表面延伸至所述襯底的內部的凹槽；在所述襯底的表面以及所述凹槽內濺射形成種子層，在所述種子層使用金屬材料進行電鍍；通過刻蝕去除所述襯底表面的金屬材料；對所述凹槽內的金屬材料進行預定時間的過刻蝕，以使所述金屬材料的表面低于所述襯底的表面；在所述金屬材料的表面以及襯底的表面旋涂電介質層，并對所述電介質層進行平坦化處理。

本發明實施例提供的磁感應器件及制造方法的有益效果為：

本發明實施例提供的磁感應器件及制造方法在襯底的表面開設凹槽，并將金屬材料填充至凹槽內以形成第一金屬層。通過過刻蝕的方式使得第一金屬層的表面低于所述襯底的表面，即第一金屬層的表面與襯底的表面構成第一凹陷部。再令第一介質層設置于襯底的表面，且第一介質層填充第一凹陷部。第一介質層的表面可以設置表面金屬層。由于第一介質層填充第一凹陷部，故相當于第一金屬層與表面金屬層之間的介質層厚度增加，而其他區域的介質層厚度不變，第一金屬層與表面金屬層之間的介質層厚度增加，可以同時減小寄生電容和提高擊穿電壓，由于只是第一介質層的部分厚度增加，其他部分的厚度不變，故該結構有著較小的介質層應力以及更低的介質層剝落風險。本發明實施例提供的磁感應器件以及制造方法通過第一金屬層的表面低于襯底表面形成第一凹陷部，且第一介質層設置于襯底表面并填充第一凹陷部，使得第一金屬層與表面金屬層之間的介質厚度增加而其他區域的介質厚度不變，既能減小寄生電容和提高擊穿電壓，又能降低襯底翹曲以及介質層剝離的風險。

附圖說明