[發(fā)明專利]集成電路的封裝裝置

在審

• 申請?zhí)枺?/td>: 201710372732.7
• 申請日: 2017-05-24
• 公開（公告）號: CN108735682A
• 公開（公告）日: 2018-11-02
• 發(fā)明（設計）人: 戴唐全;黃圣崴
• 申請（專利權）人: 力智電子股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31
• 代理公司: 中國商標專利事務所有限公司 11234
• 代理人: 宋義興;張立晶

本發(fā)明公開一種集成電路的封裝裝置，包括半導體晶粒、第一絕緣層與導電層。半導體晶粒具有表面、第一側面、接觸部與側壁缺口。側壁缺口位于第一側面。第一絕緣層設置于半導體晶粒的表面，且至少部分填滿側壁缺口，第一絕緣層露出接觸部。導電層設置于接觸部并朝向第一側面延伸而部分覆蓋第一絕緣層，覆蓋側壁缺口的第一絕緣層于半導體晶粒的第一側面形成阻隔部。此結構可防止錫膏接觸半導體晶粒本體而導致短路，且可避免現有技術中的刀具或半導體晶粒損壞的現象。

技術領域

本發(fā)明與封裝裝置有關，特別是關于一種集成電路的封裝裝置。

背景技術

請參照圖1，在現有的晶片級封裝(Chip Scale Package,CSP)技術中，在晶片階段可將導電層PAD延伸鋪設超過密封環(huán)SR并貼近至切割線L(但導電層PAD未對齊或超過切割線L)，使得晶片沿切割線L被切割為晶粒后，其靠近切割線L的部位仍有導電層PAD會露出。上述結構在與電路板MB焊接時，能使焊接用的錫膏PS往上攀附，以增加焊接強度與電接觸的面積。

然而，上述結構在實際應用中仍存在下列缺點，亟待克服：

(1)一旦焊接用的錫膏PS量過多時，往上攀附的錫膏PS很可能會接觸到半導體晶粒CH本體(如圖1中的虛線圈起處所示)，因而導致短路的現象發(fā)生。

(2)由于導電層PAD通常是由金屬材料構成且會延伸貼近至切割線，因此，當切割刀沿切割線L進行切割時，切割刀可能會切到導電層PAD而沾黏導電層PAD的金屬材料，導致切割刀或半導體晶粒CH的損壞。

發(fā)明內容

有鑒于此，本發(fā)明提供一種集成電路的封裝裝置，以解決現有技術所述及的問題。

本發(fā)明的一較佳具體實施例為一種集成電路的封裝裝置。在此實施例中，封裝裝置包括半導體晶粒、第一絕緣層與導電層。半導體晶粒具有表面、第一側面、接觸部與側壁缺口，側壁缺口位于第一側面。第一絕緣層設置于半導體晶粒的表面，且至少部分填滿側壁缺口，第一絕緣層露出接觸部。導電層設置于接觸部并朝向第一側面延伸而部分覆蓋第一絕緣層，覆蓋側壁缺口的第一絕緣層于半導體晶粒的第一側面形成阻隔部。

在本發(fā)明的一實施例中，封裝裝置更包括密封環(huán)，位于接觸部與側壁缺口之間。

在本發(fā)明的一實施例中，導電層往側壁缺口延伸并超過密封環(huán)。

在本發(fā)明的一實施例中，導電層具有第二側面且導電層露出此第二側面。

在本發(fā)明的一實施例中，導電層的第二側面與半導體晶粒的第一側面之間具有一預設距離，上述預設距離的范圍為5um～15um。

在本發(fā)明的一實施例中，導電層露出的第二側面位于密封環(huán)與側壁缺口之間，且密封環(huán)位于接觸部與側壁缺口之間。

在本發(fā)明的一實施例中，導電層露出的第二側面位于側壁缺口上。

在本發(fā)明的一實施例中，封裝裝置還包括第二絕緣層，位于第一絕緣層上并與導電層相鄰。

本發(fā)明的另一較佳具體實施例亦為一種集成電路的封裝裝置。在此實施例中，封裝裝置包括半導體晶粒、第一絕緣層與導電層。半導體晶粒具有晶粒表面、第一側面、接觸部、密封環(huán)與側壁缺口。側壁缺口位于第一側面。密封環(huán)位于接觸部與側壁缺口之間。第一絕緣層設置于晶粒表面，且至少部分填滿側壁缺口。第一絕緣層露出接觸部并覆蓋密封環(huán)。導電層設置于接觸部并朝向第一側面延伸而部分覆蓋第一絕緣層，朝向第一側面延伸的導電層超過密封環(huán)并貼近第一側面。

在本發(fā)明的一實施例中，導電層具有第二側面且導電層露出第二側面。

在本發(fā)明的一實施例中，第二側面位于密封環(huán)與側壁缺口之間。

在本發(fā)明的一實施例中，第二側面位于側壁缺口上。