[發(fā)明專利]一種傳輸速率的調(diào)整方法和裝置

有效

• 申請(qǐng)?zhí)枺?/td>: 201710370008.0
• 申請(qǐng)日: 2017-05-23
• 公開（公告）號(hào): CN107257266B
• 公開（公告）日: 2020-11-27
• 發(fā)明（設(shè)計(jì)）人: 陳晶;韓子英
• 申請(qǐng)（專利權(quán)）人: 臺(tái)州市吉吉知識(shí)產(chǎn)權(quán)運(yùn)營(yíng)有限公司
• 主分類號(hào): H04L1/00
• 分類號(hào): H04L1/00
• 代理公司: 浙江千克知識(shí)產(chǎn)權(quán)代理有限公司 33246
• 代理人: 裴金華

本發(fā)明提供了一種傳輸速率的調(diào)整方法和裝置，其方法包括：S110獲取第N個(gè)周期的本底噪聲數(shù)值和傳輸速率，比較所述第N個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系；S120根據(jù)所述第N個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，調(diào)整第N+1個(gè)周期的傳輸速率；N為整數(shù)，且N≥0。本發(fā)明根據(jù)本底噪聲數(shù)值來判定無線AP設(shè)備當(dāng)前所需要的傳輸速率，使得該無線AP設(shè)備能夠在PCIE1.1和PCIE2.0兩種傳輸速率間自主切換，確保在性能和干擾間的一個(gè)平衡。

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)據(jù)傳輸領(lǐng)域，尤指一種傳輸速率的調(diào)整方法和裝置。

背景技術(shù)

在最近幾年，無線AP的數(shù)量增長(zhǎng)迅猛，無線網(wǎng)絡(luò)的方便與高效使其能夠得到迅速的普及。除了在目前的一些公共地方有AP之外，國(guó)外已經(jīng)有先例以無線標(biāo)準(zhǔn)來建設(shè)城域網(wǎng)，因此，WiFi的無線地位將會(huì)日益牢固。 WiFi最主要的優(yōu)勢(shì)在于不需要布線，可以不受布線條件的限制，只要有信號(hào)源，可以隨時(shí)隨地使用，非常適合移動(dòng)辦公用戶的需要。

PCIE是PCI-Express的簡(jiǎn)寫。指最新的總線和接口標(biāo)準(zhǔn)，PCIe屬于高速串行點(diǎn)對(duì)點(diǎn)雙通道高帶寬傳輸，所連接的設(shè)備分配獨(dú)享通道帶寬，不共享總線帶寬，其主要優(yōu)勢(shì)就是數(shù)據(jù)傳輸速率高，最常見的PCIe 1.1就有 2.5GT/s傳輸率，單信道數(shù)據(jù)傳輸率為250MB/s，4個(gè)鏈接(×4)就能提供高達(dá)10Gb/s的帶寬與1GB/s數(shù)據(jù)傳輸率，×8與×16規(guī)格的傳輸帶寬更達(dá)到20Gb/s與40Gb/s。PCIe 2.0規(guī)格則將傳輸率進(jìn)一步提升到5GT/s，單信道數(shù)據(jù)傳輸率達(dá)500MB/s，較PCIe 1.1提高一倍，×4、×8與×16 規(guī)格的PCIe 2.0帶寬亦分別增加到20Gb/s、40Gb/s與80Gb/s。無線AP 設(shè)備連通后，在MAIN頁(yè)面可看到無線鏈路連接狀態(tài)，包括NoiseFloor，其顯示的是以dBm為單位信號(hào)質(zhì)量(RSSI)的信噪比。

但是，目前的硬件設(shè)計(jì)，當(dāng)無線AP需要擴(kuò)展工作板時(shí)，各工作板之間只能通過一種速率進(jìn)行傳輸，如果PCIE的規(guī)格提高，傳輸速率雖然會(huì)增大，但是會(huì)增加硬件成本，通常使用的是PCIE1.1或者PCIE2.0中的一種，不能在PCIE1.1和PCIE2.0兩者之間進(jìn)行自動(dòng)切換。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種傳輸速率的調(diào)整方法和裝置，實(shí)現(xiàn)無線AP設(shè)備能夠在PCIE1.1和PCIE2.0之間自動(dòng)切換傳輸速率。

本發(fā)明提供的技術(shù)方案如下：

本發(fā)明提供一種傳輸速率的調(diào)整方法，包括步驟：獲取第N個(gè)周期的本底噪聲數(shù)值和傳輸速率，比較所述第N個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系；根據(jù)所述第N個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，調(diào)整第N+1個(gè)周期的傳輸速率；N為整數(shù)，且N≥0。

進(jìn)一步的，所述根據(jù)所述第N個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系，調(diào)整第N+1個(gè)周期的傳輸速率包括：確定所述第N 個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值的大小關(guān)系；當(dāng)所述第N 個(gè)周期的本底噪聲數(shù)值等于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，控制第N+1個(gè)周期的傳輸速率為所述第N個(gè)周期的傳輸速率；當(dāng)所述第N個(gè)周期的本底噪聲數(shù)值大于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，控制第N+1個(gè)周期的傳輸速率為PCIE 1.1對(duì)應(yīng)的傳輸速率；當(dāng)所述第N個(gè)周期的本底噪聲數(shù)值小于所述預(yù)設(shè)本底噪聲數(shù)值時(shí)，控制第N+1個(gè)周期的傳輸速率為PCIE 2.0對(duì)應(yīng)的傳輸速率。

進(jìn)一步的，所述調(diào)整第N+1個(gè)周期的傳輸速率之前，包括：在預(yù)設(shè)時(shí)長(zhǎng)后進(jìn)行調(diào)整所述第N+1個(gè)周期的傳輸速率。

本發(fā)明還提供一種傳輸速率的調(diào)整方法，包括步驟：獲取第N個(gè)周期的本底噪聲數(shù)值和傳輸速率，比較所述第N個(gè)周期的本底噪聲數(shù)值與預(yù)設(shè)本底噪聲數(shù)值范圍的大小關(guān)系；根據(jù)所述第N個(gè)周期的本底噪聲數(shù)值與所述預(yù)設(shè)本底噪聲數(shù)值范圍的大小關(guān)系，調(diào)整第N+1個(gè)周期的傳輸速率；N 為整數(shù)，且N≥0。