[發明專利]半導體器件的制造方法及襯底處理裝置

有效

• 申請號: 201710368871.2
• 申請日: 2017-05-23
• 公開（公告）號: CN107393800B
• 公開（公告）日: 2019-03-08
• 發明（設計）人: 竹田剛
• 申請（專利權）人: 株式會社國際電氣
• 主分類號: H01J37/32
• 分類號: H01J37/32;H01L21/02
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 陳偉;劉偉志

提供一種半導體器件的制造方法及襯底處理裝置，能夠抑制等離子體帶來的影響。具有：處理室，其對襯底進行處理；襯底支承部，其支承襯底；氣體供給部，其經由緩沖室向襯底供給氣體；電極，其設于緩沖室的下游，形成與緩沖室連通的氣體流路；絕緣部，其設于電極的下游，具有與氣體流路相鄰的第1孔；分散部，其設于絕緣部的下游，具有多個第2孔，該第2孔與第1孔相鄰并且與氣體流路連通，并具有等離子體生成區域；電力供給部，其與電極連接；以及控制部，其控制氣體供給部和電力供給部，以對絕緣部的下游側、且等離子體生成區域供給電力，并在等離子體生成區域生成氣體的等離子體。

技術領域

本發明涉及半導體器件的制造方法及襯底處理裝置。

背景技術

隨著以大規模集成電路(Large Scale Integrated Circuit：以下記作LSI)、DRAM(Dynamic Random Access Memory，動態隨機存取存儲器)、閃存(Flash Memory)等為代表的半導體器件的高集成化，電路圖案和在制造過程中形成的結構物的微細化不斷推進。在半導體器件的制造工序中，作為實現微細化的處理，進行使用了等離子體的處理。例如，具有專利文獻1所記載的技術。

在先技術文獻

專利文獻

專利文獻1：日本特開2015-092533

發明內容

在等離子體處理中，存在于等離子體中的離子有時會對形成于襯底的膜、結構物帶來影響。

因此，在本發明中，以能夠抑制等離子體帶來的影響為目的。

根據一個方式，提供一種技術，具有：處理室，其對襯底進行處理；襯底支承部，其支承襯底；氣體供給部，其經由緩沖室向襯底供給氣體；電極，其設于緩沖室的下游，形成與緩沖室連通的氣體流路；絕緣部，其設于電極的下游，具有與氣體流路相鄰的第1孔；分散部，其設于絕緣部的下游，具有多個第2孔，該第2孔與第1孔相鄰并且與氣體流路連通，并具有等離子體生成區域；電力供給部，其與電極連接；以及控制部，其控制氣體供給部和電力供給部，以對絕緣部的下游側、且等離子體生成區域供給電力，并在等離子體生成區域生成氣體的等離子體。

發明效果

根據本發明的技術，能夠抑制等離子體帶來的影響。

附圖說明

圖1是本發明的一個實施方式的襯底處理裝置的概略結構圖。

圖2是本發明的一個實施方式的電極部件的概略結構圖。

圖3是本發明的一個實施方式的電極部件的概略結構圖。

圖4是本發明的其他實施方式的襯底處理裝置的概略結構圖。

圖5是本發明的一個實施方式的氣體供給系統的概略結構圖。

圖6是本發明的一個實施方式的襯底處理裝置的控制器的概略結構圖。

圖7是表示本發明的一個實施方式的襯底處理工序的流程圖。

圖8是本發明的一個實施方式的襯底處理工序的時序例。

圖9是本發明的一個實施方式的等離子體生成量的反饋控制的框線圖。

圖10是本發明其他實施方式的電極部件的概略結構圖。

附圖標記說明

200 晶片(襯底)

201 處理室

202 處理容器

212 襯底載置臺

213 加熱器