[發(fā)明專利]一種改善射頻開關(guān)特性的MOSFET結(jié)構(gòu)

有效

• 申請(qǐng)?zhí)枺?/td>: 201710368791.7
• 申請(qǐng)日: 2017-05-23
• 公開（公告）號(hào): CN106960879B
• 公開（公告）日: 2020-09-15
• 發(fā)明（設(shè)計(jì)）人: 劉張李
• 申請(qǐng)（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號(hào): H01L29/78
• 分類號(hào): H01L29/78;H01L29/417
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅

本發(fā)明公開了一種改善射頻開關(guān)特性的MOSFET結(jié)構(gòu)，在不改變MOSFET的SOI結(jié)構(gòu)前提下，通過將源極(S)20的金屬和漏極(D)30的不同層的金屬逐層遞減,可以減小漏極D和源極S的金屬產(chǎn)生的寄生電阻，改善MOSFET射頻開關(guān)的特性。

技術(shù)領(lǐng)域

本發(fā)明涉及一種MOSFET結(jié)構(gòu)，特別是涉及一種改善射頻開關(guān)特性的MOSFET結(jié)構(gòu)。

背景技術(shù)

品質(zhì)因子FOM(Figure Of Merit)用于評(píng)價(jià)場(chǎng)效應(yīng)管MOSFET的開關(guān)性能或工藝能力，它是插損(InsertionLoss)和隔離度(Isolation)的折中，插損用導(dǎo)通電阻Ron表征，隔離度取決于關(guān)斷電容Coff，對(duì)N型MOSFET，如圖1所示，定義當(dāng)柵極電壓Vg＝+VDD時(shí)漏源電阻為導(dǎo)通電阻Ron，定義當(dāng)柵極電壓Vg＝-VDD時(shí)漏源間電容為關(guān)斷電容Coff。一般來說，品質(zhì)因子(Figure of Merit,FOM)越低越好，金屬(Metal)的寄生電阻和金屬間的寄生電容會(huì)影響導(dǎo)通電阻Ron和關(guān)斷電容Coff。

現(xiàn)有MOSFET結(jié)構(gòu)如圖2及圖3所示，圖2為俯視圖，圖3為圖2的A-A’剖面圖，柵極G、漏極D和源極S均由多個(gè)叉指組成，10為柵極G的多晶硅(Poly-Si)，20為源極S的金屬，30為漏極D的金屬，每個(gè)間隔一個(gè)柵極G，通常漏極D和源極S金屬層相同，其引出金屬位于器件的兩側(cè)，柵極G為多晶硅(Poly-Si)。MOSFET的柵極G的多晶硅(Poly-Si)下方為柵極氧化層(Gate Oxide)40，柵極氧化層(Gate Oxide)40的下方為硅材料(Silicon)，漏極D和源極S的金屬通過通孔(Via)連接至摻雜層N+(50)，每個(gè)摻雜層N+(50)在水平方向向柵極氧化層(Gate Oxide)40下方擴(kuò)展，即柵極氧化層(Gate Oxide)40下方的硅材料(Silicon)寬度略小于柵極氧化層(Gate Oxide)40的寬度，柵極氧化層(Gate Oxide)40下方的硅材料(Silicon)的下方和摻雜層N+(50)的下方為潛埋氧化層(Buried Oxide)70，潛埋氧化層(Buried Oxide)70的下方為襯底硅材料(Silicon)。漏極D和源極S間的關(guān)斷電容Coff包含金屬層間的寄生電容，且沿著晶體管寬度方向的金屬連線會(huì)導(dǎo)致晶體管的導(dǎo)通電阻變大。現(xiàn)有MOSFET結(jié)構(gòu)的漏極D和源極S的金屬的寄生電阻較大，導(dǎo)致品質(zhì)因子FOM較大，即場(chǎng)效應(yīng)管MOSFET的開關(guān)性能或工藝能力較差。

發(fā)明內(nèi)容

為克服上述現(xiàn)有技術(shù)存在的不足，本發(fā)明之目的在于提供一種改善射頻開關(guān)特性的MOSFET結(jié)構(gòu)，以在不增加額外的寄生電容的基礎(chǔ)上減小金屬寄生電阻，改善場(chǎng)效應(yīng)管MOSFET的射頻開關(guān)特性。

為達(dá)上述及其它目的，本發(fā)明提出一種改善射頻開關(guān)特性的MOSFET結(jié)構(gòu)，在不改變MOSFET的SOI結(jié)構(gòu)前提下，在漏極(D)和源極(S)的金屬上再分層疊加放置長(zhǎng)度遞減的金屬。

進(jìn)一步地，所述源極(S)20的金屬的引出部分放置于金屬M(fèi)etal l，深入器件區(qū)一定距離Dl，在金屬M(fèi)etal l的上面疊加金屬M(fèi)etal m，深入器件區(qū)一定距離Dm，在金屬M(fèi)etalm的上面疊加金屬M(fèi)etal n，深入器件區(qū)一定距離Dn，所述源極(S)重疊的不同層間用通孔進(jìn)行連接。

進(jìn)一步地，所述源極(S)20的金屬的引出部分放置于金屬M(fèi)etal l，深入器件區(qū)3/4器件寬度W。

進(jìn)一步地，在金屬M(fèi)etal l的上面疊加金屬M(fèi)etal m，深入器件區(qū)2/4器件寬度W。

進(jìn)一步地，在金屬M(fèi)etal m的上面疊加金屬M(fèi)etal n，深入器件區(qū)1/4器件寬度W。

進(jìn)一步地，所述漏極(D)的金屬的引出部分放置于金屬M(fèi)etal l，深入器件區(qū)一定距離Dl；然后在金屬M(fèi)etal l的上面疊加金屬M(fèi)etal m，深入器件區(qū)一定距離Dm；之后在金屬M(fèi)etal m的上面疊加金屬M(fèi)etal n，深入器件區(qū)一定距離Dn，所述漏極(D)重疊的不同層間用通孔進(jìn)行連接。