[發明專利]半導體功率器件及其制作方法

有效

• 申請號: 201710368506.1
• 申請日: 2017-05-22
• 公開（公告）號: CN108933167B
• 公開（公告）日: 2022-05-20
• 發明（設計）人: 朱輝;肖秀光;吳海平
• 申請（專利權）人: 比亞迪半導體股份有限公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/28
• 代理公司: 深圳眾鼎專利商標代理事務所(普通合伙) 44325
• 代理人: 姚章國

本發明提出了半導體功率器件及其制作方法，該半導體功率器件包括：漂移區；P?阱區，設置在漂移區的一側；P⁺區，設置在P?阱區遠離漂移區的一側；N⁺有源區，設置在P⁺區遠離漂移區的一側；柵氧層，設置在P?阱區遠離漂移區的一側；柵極，設置在柵氧層遠離漂移區的一側；隔離氧化層，設置在柵極遠離漂移區的一側；側墻層，設置在N⁺有源區遠離漂移區的一側，且與柵氧層、柵極和隔離氧化層的側壁直接接觸；以及正面接觸電極，設置在P⁺區、側墻層和隔離氧化層的遠離漂移區的一側。本發明所提出的半導體功率器件，新增的側墻層能使解決光刻工藝對偏問題，同時還可縮小的寬度，從而使其穩定性更好、功率器件面積更小、集成度更高且生產成本更低。

技術領域

本發明涉及半導體技術領域，具體的，本發明涉及半導體功率器件及其制作方法。

背景技術

目前，MOS型半導體功率器件的制造過程中，除了P-阱區(P-Well區)以外的各層基本是通過光刻工藝進行對準和刻蝕的，但是光刻工藝存在難以避免的對偏問題，從而會使制造的MOS型半導體功率器件的使用穩定性降低。

現階段，為解決光刻工藝對偏技術問題，需要每層結構都預留出足夠的空間以確保不會因光刻對偏而導致器件失效。但是，如此會使得器件的尺寸難以做小，特別是對于大電流器件來說，為實現器件能在大電流狀態下工作，需要將大量的元胞并聯成一個大器件，從而元胞的電流密度直接決定最終芯片的大小，因此芯片面積會比較大，且生產成本也會比較高。另外，芯片的面積大小還會影響到后續封裝、模組的集成度和體積，大的體積將在應用中占較大的空間，也就不利于將產品做到高度集成化。

因此，現階段的半導體功率器件的制造方法仍有待改進。

發明內容

本發明旨在至少在一定程度上解決相關技術中的技術問題之一。

本發明是基于發明人的下列發現而完成的：

本發明人在研究過程中發現，可以利用新增的側墻層(spacer)作為刻蝕工藝的自對準結構，使金屬接觸孔離兩邊柵極的距離一致，從而有效地解決了光刻工藝存在對偏的技術問題，增加了該半導體功率器件的穩定性。如此，自對準工藝還能使每個元胞的寬度縮小2-4um，從而使該半導體功率器件具有更小的面積、更高的集成度。并且，還在柵極和正面接觸電極之間增加了隔離氧化層，用于保護柵極且起到柵極和源極間的隔離作用。同時，該隔離氧化層可和柵極采用同一光罩板，從而使整個MOS型功率器件的制備過程中僅需要一張光罩板就能完成，進而顯著地降低了生產成本。

有鑒于此，本發明的一個目的在于提出一種穩定性更佳、工藝更簡單、面積更小、集成度更高或者成本更低的半導體功率器件的制造方法。

在本發明的第一方面，本發明提出了一種半導體功率器件。

根據本發明的實施例，所述半導體功率器件包括：漂移區；P-阱區，所述P-阱區設置在所述漂移區的一側；P⁺區，所述P⁺區設置在所述P-阱區遠離所述漂移區的一側；N⁺有源區，所述N⁺有源區設置在所述P⁺區遠離所述漂移區的一側；柵氧層，所述柵氧層設置在所述P-阱區遠離所述漂移區的一側；柵極，所述柵極設置在所述柵氧層遠離所述漂移區的一側；隔離氧化層，所述隔離氧化層設置在所述柵極遠離所述漂移區的一側；側墻層，所述側墻層設置在所述N⁺有源區遠離所述漂移區的一側，且與所述柵氧層、所述柵極和所述隔離氧化層的側壁直接接觸；以及正面接觸電極，所述正面接觸電極設置在所述P⁺區、所述側墻層和所述隔離氧化層的遠離所述漂移區的一側。