[發明專利]半導體封裝結構

有效

• 申請號: 201710367947.X
• 申請日: 2011-07-18
• 公開（公告）號: CN107256851B
• 公開（公告）日: 2020-04-24
• 發明（設計）人: 江柏興;胡平正;蔡裕方
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/488
• 分類號: H01L23/488;H01L23/495;H01L21/66
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 王新華

本發明公開一種半導體封裝結構，包括載體、芯片、多條焊線及封裝膠體。載體包括芯片座、多個接合引腳及加強引腳。接合引腳與加強引腳環繞芯片座配置。每一接合引腳具有第一內表面與第一外表面。加強引腳具有第二內表面與第二外表面。加強引腳的第二外表面的表面積大于每一接合引腳的第一外表面的表面積。焊線配置于芯片與接合引腳的第一內表面之間及芯片與加強引腳的第二內表面之間。封裝膠體包覆芯片、焊線、接合引腳的第一內表面與加強引腳的第二內表面，并暴露出接合引腳的第一外表面與加強引腳的第二外表面。

本申請是日月光半導體制造股份有限公司于2011年7月18日申請的名稱為“半導體封裝結構”、申請號為201110199759.3的發明專利申請的分案申請。

技術領域

本發明涉及一種半導體元件，且特別是涉及一種四方扁平封裝結構。

背景技術

半導體封裝技術包括有許多封裝形態，其中屬于四方扁平封裝系列的四方扁平無引腳封裝具有較短的信號傳遞路徑及相對較快的信號傳遞速度，因此四方扁平無引腳封裝適用于高頻傳輸(例如射頻頻帶)的芯片封裝，且為低腳位(low pin count)封裝型態的主流之一。

在四方扁平無引腳封裝結構的制作方法中，先將多個芯片配置于引線框架(leadframe)上。接著，通過多條焊線使這些芯片電性連接至引線框架。之后，通過封裝膠體來包覆部分引線框架、這些焊線以及這些芯片。然后，通過切割(punching)或鋸切(sawing)單體化上述結構而得到多個四方扁平無引腳封裝結構。

一般來說，在四方扁平無引腳封裝結構焊接至印刷電路板上之后，會進行焊球剪應力測試，來確保四方扁平無引腳封裝結構與印刷電路板之間的接合強度。然而，在進行焊球剪應力測試的過程中，焊球易在與四方扁平無引腳封裝結構的接合之處、與印刷電路板的接合之處或者于焊球本身發生斷裂的情形，進而影響四方扁平無引腳封裝結構與印刷電路板之間的電性可靠度。

發明內容

本發明提供一種半導體封裝結構，具有優選的焊接可靠度。

本發明提出一種半導體封裝結構，其包括載體、芯片、多條焊線以及封裝膠體。載體包括芯片座、多個接合引腳以及加強引腳。這些接合引腳環繞芯片座配置，其中每一接合引腳具有彼此相對的第一內表面與第一外表面。加強引腳環繞芯片座配置，其中加強引腳具有彼此相對的第二內表面與第二外表面。加強引腳的第二外表面的表面積大于每一接合引腳的第一外表面的表面積。芯片配置于載體的芯片座上。這些焊線配置于芯片與這些接合引腳的這些第一內表面之間以及芯片與加強引腳的第二內表面之間。封裝膠體包覆芯片、這些焊線、這些接合引腳的這些第一內表面與加強引腳的第二內表面，并暴露出這些接合引腳的這些第一外表面與加強引腳的第二外表面。

基于上述，由于本發明的半導體封裝結構具有加強引腳，且加強引腳的外表面的表面積大于每一接合引腳的外表面的表面積。也就是說，相對于這些接合引腳而言，加強引腳可具有較大的接合面積。因此，在后續半導體封裝結構的應用中，半導體封裝結構的這些接合引腳與加強引腳透過多個焊球與電路板電性連接時，加強引腳與這些焊球之間可具有較大的接合面積，可有效提升接合強度與電性可靠度。

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合附圖作詳細說明如下。

附圖說明

圖1A為本發明的實施例的一種半導體封裝結構的仰視示意圖。

圖1B為沿圖1A的線I-I的剖面示意圖。

圖1C為沿圖1A的線II-II的剖面示意圖。

圖1D為圖1A的半導體封裝結構透過多個焊球焊接至電路板的局部剖面示意圖。

圖2為本發明的另一實施例的一種半導體封裝結構的仰視示意圖。

圖3為本發明的另一實施例的一種半導體封裝結構的仰視示意圖。