[發明專利]用于現場可編程門陣列芯片文件加載的系統及方法

在審

• 申請號: 201710364520.4
• 申請日: 2017-05-22
• 公開（公告）號: CN107239305A
• 公開（公告）日: 2017-10-10
• 發明（設計）人: 竇崢;林云;劉彤;趙宇寧;張林波;常杰
• 申請（專利權）人: 哈爾濱工程大學
• 主分類號: G06F9/445
• 分類號: G06F9/445
• 代理公司: 北京康盛知識產權代理有限公司11331
• 代理人: 張宇峰

技術領域

本發明涉及通信技術領域，特別涉及一種現場可編程門陣列(英文全稱：Field－Programmable Gate Array，英文簡稱：FPGA)芯片文件加載的系統及方法。

背景技術

目前數字信號處理一般在中頻進行，大部分操作由FPGA芯片實現。為實時動態重新配置FPGA芯片來加載不同的軟件設計，快速的實現功能的切換，目前的主要實現方法分為靜態系統重構和動態系統重構。靜態系統重構是指目標系統的邏輯功能靜態重載，即只能在運行前配置的系統。FPGA芯片功能在外部邏輯的控制下，通過存貯于存貯器中不同的目標系統數據的重新下載，而實現芯片邏輯功能的改變。在重新配置數據的過程中，舊的邏輯功能失去，新的邏輯功能尚未建立，存在系統重構時隙，系統功能無法動態連續。動態系統重構是指芯片能在運行過程中實現內部邏輯塊和連接線的改變，能夠解決上述無法動態連續的問題，但該方案實現過程比較復雜，文件加載速率較低。

發明內容

本發明實施例提供了一種用于FPGA芯片文件加載的系統及方法。為了對披露的實施例的一些方面有一個基本的理解，下面給出了簡單的概括。該概括部分不是泛泛評述，也不是要確定關鍵/重要組成元素或描繪這些實施例的保護范圍。其唯一目的是用簡單的形式呈現一些概念，以此作為后面的詳細說明的序言。

根據本發明實施例的第一方面，提供了一種用于FPGA芯片文件加載的系統，其特征在于，包括：上位機模塊、軟件通信體系框架(英文全稱：Service Component Architecture，英文簡稱：SCA)中間層模塊，一個第一FPGA芯片和至少一個第二FPGA芯片；所述上位機模塊，用于發送控制指令至所述SCA中間層模塊；所述控制指令包含功能算法文件的名稱；所述SCA中間層模塊，用于接收控制指令并根據所述控制指令查找所述功能算法文件并加載至所述第一FPGA芯片；所述第一FPGA芯片，用于引導加載所述功能算法文件至所述第二FPGA芯片；所述第二FPGA芯片，用于加載所述功能算法實現對應的所述功能。

可選地，所述上位機模塊和所述SCA中間層模塊通過基于公共對象請求代理體系結構(英文全稱：Common Object Request Broker Architecture,英文簡稱：CORBA)規范的接口通過局域網(英文全稱：Local Area Network，英文簡稱：LAN)總線進行通信；所述一個或多個第二FPGA芯片和所述第一FPGA芯片之間通過輸入/輸出(英文全稱：Input/Output，英文簡稱：I/O)接口互聯。

可選地，所述上位機模塊包括一個功能選擇模塊，用于進行功能選擇和參數配置生成控制指令；所述控制指令包括功能算法文件名稱和配置參數；所述配置參數包括所述第二FPGA芯片的標識ID；所述第一FPGA芯片按所述第二FPGA芯片ID加載所述功能算法文件至相應的第二FPGA芯片。

可選地，所述SCA中間層模塊包括：至少一個波形應用組件、至少一個設備組件和外設部件互連標準(英文全稱：Peripheral Component Interconnect，英文簡稱：PCI)驅動；所述波形應用組件與所述功能選擇模塊提供的功能選項一一對應，所述設備組件與底層硬件中的第二FPGA芯片一一對應；所述波形應用組件用于根據所述第二FPGA芯片ID尋找所述設備組件并將所述控制指令發送給所述設備組件；所述設備組件，用于調用所述PCI驅動讀取所述功能算法文件；所述PCI驅動，用于發送所述功能算法文件至所述第一FPGA芯片。

可選地，所述設備組件連接至所述緊湊型外設部件互連標準(英文全稱：Compact Peripheral Component Interconnect，英文簡稱：CPCI)總線接口，并通過所述CPCI總線接口與所述CPCI總線連接。

可選地，所述第二FPGA芯片各外接一個閃存(英文全稱：Flash EEPROM，英文簡稱：Flash)和一個雙倍速率同步動態隨機存儲器(英文全稱：Dual Data Rate Synchronous Dynamic Random Access Memory，英文簡稱：DDR)；所述FLASH內固化了所述第二FPGA芯片驅動文件，用于在所述第二FPGA芯片上電后加載，在所述第一FPGA芯片給出控制信號后完成所述第二FPGA芯片的初始化；所述DDR，用于存儲所述功能算法文件。