[發(fā)明專利]用于現(xiàn)場(chǎng)可編程門陣列芯片文件加載的系統(tǒng)及方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201710364520.4
• 申請(qǐng)日: 2017-05-22
• 公開（公告）號(hào): CN107239305A
• 公開（公告）日: 2017-10-10
• 發(fā)明（設(shè)計(jì)）人: 竇崢;林云;劉彤;趙宇寧;張林波;常杰
• 申請(qǐng)（專利權(quán)）人: 哈爾濱工程大學(xué)
• 主分類號(hào): G06F9/445
• 分類號(hào): G06F9/445
• 代理公司: 北京康盛知識(shí)產(chǎn)權(quán)代理有限公司11331
• 代理人: 張宇峰

1.一種用于現(xiàn)場(chǎng)可編程門陣列FPGA芯片文件加載的系統(tǒng)，其特征在于，包括：上位機(jī)模塊、軟件通信體系框架SCA中間層模塊，一個(gè)第一FPGA芯片和至少一個(gè)第二FPGA芯片；

所述上位機(jī)模塊，用于發(fā)送控制指令至所述SCA中間層模塊；所述控制指令包含功能算法文件的名稱；

所述SCA中間層模塊，用于接收所述控制指令并根據(jù)所述功能算法文件的名稱查找所述功能算法文件、并加載至所述第一FPGA芯片；

所述第一FPGA芯片，用于引導(dǎo)加載所述功能算法文件至所述第二FPGA芯片；

所述第二FPGA芯片，用于加載所述功能算法實(shí)現(xiàn)對(duì)應(yīng)的所述功能。

2.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述上位機(jī)模塊和所述SCA中間層模塊通過基于公共對(duì)象請(qǐng)求代理體系結(jié)構(gòu)CORBA規(guī)范的接口通過局域網(wǎng)LAN總線進(jìn)行通信；

所述至少一個(gè)第二FPGA芯片和所述第一FPGA芯片之間通過輸入/輸出I/O接口互聯(lián)。

3.如權(quán)利要求1所述的系統(tǒng)，其特征在于，所述上位機(jī)模塊包括一個(gè)功能選擇模塊，用于進(jìn)行功能選擇和參數(shù)配置生成控制指令；

所述控制指令包括功能算法文件名稱和配置參數(shù)；

所述配置參數(shù)包括所述第二FPGA芯片的標(biāo)識(shí)ID；

所述第一FPGA芯片按所述第二FPGA芯片ID加載所述功能算法文件至相應(yīng)的第二FPGA芯片。

4.如權(quán)利要求3所述的系統(tǒng)，其特征在于，所述SCA中間層模塊包括：至少一個(gè)波形應(yīng)用組件、至少一個(gè)設(shè)備組件和外設(shè)部件互連標(biāo)準(zhǔn)PCI驅(qū)動(dòng)；

所述波形應(yīng)用組件與所述功能選擇模塊提供的功能選項(xiàng)一一對(duì)應(yīng)，所述設(shè)備組件與底層硬件中的第二FPGA芯片一一對(duì)應(yīng)；

所述波形應(yīng)用組件用于根據(jù)所述第二FPGA芯片ID尋找所述設(shè)備組件并將所述控制指令發(fā)送給所述設(shè)備組件；

所述設(shè)備組件，用于調(diào)用所述PCI驅(qū)動(dòng)讀取所述功能算法文件；

所述PCI驅(qū)動(dòng)，用于發(fā)送所述功能算法文件至所述第一FPGA芯片。

5.如權(quán)利要求4所述的系統(tǒng)，其特征在于，所述設(shè)備組件連接至所述緊湊型外設(shè)部件互連標(biāo)準(zhǔn)CPCI總線接口，并通過所述CPCI總線接口與所述CPCI總線連接。

6.如權(quán)利要求4所述的系統(tǒng)，其特征在于，所述第二FPGA芯片各外接一個(gè)閃存FLASH和一個(gè)雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器DDR；

所述FLASH內(nèi)固化了所述第二FPGA芯片驅(qū)動(dòng)文件，用于在所述第二FPGA芯片上電后加載，在所述第一FPGA芯片給出控制信號(hào)后完成所述第二FPGA芯片的初始化；

所述DDR，用于存儲(chǔ)所述功能算法文件。

7.一種用于FPGA芯片文件加載的方法，其特征在于，包括：

上位機(jī)模塊發(fā)送控制指令；

SCA中間層模塊接收所述控制指令；

所述SCA中間層模塊根據(jù)所述功能算法文件的名稱查找所述功能算法文件并將所述功能算法文件發(fā)送至第一FPGA芯片；

所述第一FPGA芯片引導(dǎo)加載所述功能算法文件至所述第二FPGA芯片。

8.如權(quán)利要求7所述的方法，其特征在于，所述控制指令由功能選擇模塊發(fā)送；

所述控制指令包括功能算法文件名稱和配置參數(shù)；

所述配置參數(shù)包括所述第二FPGA芯片的ID；

所述第一FPGA芯片按所述第二FPGA芯片ID加載所述功能算法文件至相應(yīng)的第二FPGA芯片。

9.如權(quán)利要求7所述的方法，其特征在于，所述SCA中間層模塊包括：至少一個(gè)波形應(yīng)用組件、至少一個(gè)設(shè)備組件和外設(shè)部件互連標(biāo)準(zhǔn)PCI驅(qū)動(dòng)；

所述波形應(yīng)用組件與所述功能選擇模塊提供的功能選項(xiàng)一一對(duì)應(yīng)，所述設(shè)備組件與底層硬件中的第二FPGA芯片一一對(duì)應(yīng)；

所述SCA中間層模塊根據(jù)所述功能算法文件的名稱查找所述功能算法文件并將所述功能算法文件發(fā)送至第一FPGA芯片包括：

所述波形應(yīng)用組件根據(jù)所述第二FPGA芯片ID尋找所述設(shè)備組件并將所述控制指令發(fā)送給所述設(shè)備組件；

所述設(shè)備組件調(diào)用所述PCI驅(qū)動(dòng)讀取所述功能算法文件；

所述PCI驅(qū)動(dòng)發(fā)送所述功能算法文件至所述第一FPGA芯片。

10.如權(quán)利要求1所述的方法，其特征在于，在上位機(jī)模塊發(fā)送控制指令之前還包括：

所述第一FPGA芯片上電；

所述功能選擇模塊，所述SCA中間層模塊和所述第二FPGA芯片上電。

所述第二FPGA芯片加載固化在所述第二FPGA芯片外接的FLASH內(nèi)的FPGA芯片驅(qū)動(dòng)文件；

所述第二FPGA芯片根據(jù)所述第一FPGA芯片發(fā)送的控制信號(hào)完成初始化。