[發明專利]芯片封裝結構及其制造方法

有效

• 申請號: 201710352155.5
• 申請日: 2017-05-18
• 公開（公告）號: CN107622982B
• 公開（公告）日: 2021-10-22
• 發明（設計）人: 陳威宇;黃立賢;蘇安治;陳憲偉
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L25/07
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 馮志云;王芝艷

一種芯片封裝結構，芯片封裝結構包括：一第一芯片、一第二芯片及一第三芯片。第二芯片位于第一芯片與第三芯片之間。此芯片封裝結構包括一第一模塑層圍繞第一芯片。此芯片封裝結構包括一第二模塑層圍繞第二芯片。此芯片封裝結構包括一第三模塑層圍繞第三芯片、第一模塑層及第二模塑層。

技術領域

本公開實施例涉及一種半導體技術，且特別涉及一種芯片封裝結構及其制造方法。

背景技術

半導體集成電路(IC)工業已經經歷了快速增長。IC材料和設計中的技術進展已經產生了多代IC。每一代IC都比前一代IC具有更小和更復雜的電路。然而，這些進展也已增加處理和制造IC的復雜度。

在IC演進的過程中，功能密度(即，每芯片面積的內連裝置的數量)普遍增大，而幾何尺寸(即，可以使用制造工藝產生的最小部件(或線))卻減小。這種按比例縮小工藝通常因生產效率提高及相關成本降低而帶來了益處。

然而，由于特征部件(feature)尺寸不斷減小，制造工藝變得更加難以實施。因此，在尺寸越來越小的情形下形成可靠的半導體裝置成為了一種挑戰。

發明內容

根據一些實施例，提供一種芯片封裝結構，包括︰一第一芯片、一第二芯片及一第三芯片。第二芯片位于第一芯片與第三芯片之間。此芯片封裝結構包括一第一模塑層圍繞第一芯片。此芯片封裝結構包括一第二模塑層圍繞第二芯片。此芯片封裝結構包括一第三模塑層圍繞第三芯片、第一模塑層及第二模塑層。

根據一些實施例，本公開提供一種芯片封裝結構，包括︰一第一芯片、一第二芯片及一第三芯片。第二芯片位于第一芯片與第三芯片之間。此芯片封裝結構包括一第一模塑層圍繞第一芯片及第二芯片。第一模塑層為單層結構。此芯片封裝結構包括一第二模塑層圍繞第三芯片及第一模塑層。第一模塑層的一第一下表面及第二模塑層的一第二下表面為共平面。

根據一些實施例，本公開提供一種芯片封裝結構結構的制造方法，上述方法包括形成一模塑結構圍繞一第一芯片及位于第一芯片上方的一第二芯片。上述方法包括將模塑結構、第一芯片及第二芯片設置于一承載基底上方。上述方法包括提供一第三芯片于第二芯片上。上述方法包括形成一第一模塑層于承載基底上方且圍繞第三芯片及模塑結構。第一模塑層及承載基底由不同材料所構成。上述方法包括移除承載基底。

附圖說明

圖1A至圖1H繪示出根據一些實施例的芯片封裝結構的制造方法于不同階段的剖面示意圖。

圖1C-1及圖1H-1繪示出根據一些實施例的圖1C及圖1H中芯片封裝結構的上視圖。

圖2A至圖2H繪示出根據一些實施例的芯片封裝結構的制造方法于不同階段的剖面示意圖。

圖2B-1及圖2H-1繪示出根據一些實施例的圖2B及圖2H中芯片封裝結構的上視圖。

附圖標記說明：

100、400 封裝體

100e 邊緣

110、220 承載基底

120、230 粘著層

130、170、240 芯片結構

130a、132b、138a、162、170a、172a、178a、182、212、242a、248a、249a、254 上表面

132、172、242 芯片

132a、146、172b、186、256 下表面

134、174、244、262 介電層

136、176、246 接合墊

138、178、248 內連結構