[發明專利]在集成電路中形成至少一個電中斷的方法及相應集成電路

在審

• 申請號: 201710351609.7
• 申請日: 2017-05-18
• 公開（公告）號: CN108091576A
• 公開（公告）日: 2018-05-29
• 發明（設計）人: C·里韋羅;P·弗納拉;G·鮑頓;M·利薩特
• 申請（專利權）人: 意法半導體(魯塞)公司
• 主分類號: H01L21/48
• 分類號: H01L21/48;H01L23/488
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;董典紅

1.一種用于在集成電路中形成至少一個電中斷的方法，所述方法包括在半導體襯底(SB)上方制造大量導電焊盤，所述大量導電焊盤分別位于所述集成電路的部件區與所述集成電路的第一金屬化層級之間并且包封在絕緣區(RIS2)中，所述大量焊盤包括與相應的第一部件區(Z1)電接觸的第一焊盤(PLT1)以及不與相應的第二部件區(Z2)電接觸的至少一個第二焊盤(PLT2)，以形成所述至少一個電中斷。

2.根據權利要求1所述的方法，其中，所述制造包括

-初始地制造包封在所述絕緣區(RIS2)中的所述第一焊盤(PLT1)，

-在所述至少一個第二焊盤(PLT2)的位置處局部蝕刻所述絕緣區(RIS2)，以形成引至所述相應第二部件區(Z2)的至少一個孔口(OR1)，

-用具有與所述絕緣區的一部分(CS2)的構成完全相同的構成的絕緣層(CS3)對所述至少一個孔口(OR1)的內壁以及所述第二部件區(Z2)加襯，以及

-用具有與所述第一焊盤(PLT1)的構成完全相同的構成的填充材料來填充所述至少一個有內襯的孔口(OR2)，以形成所述至少一個第二焊盤(PLT2)。

3.根據權利要求2所述的方法，其中，所述局部蝕刻和所述加襯被配置成用于完成所述至少一個有內襯的孔口(OR2)，從而使得其孔徑大小在對其進行填充后引至所述至少一個第二焊盤(PLT2)，所述至少一個第二焊盤的橫截面的大小類似于每個第一焊盤(PLT1)的橫截面大小。

4.根據以上權利要求之一所述的方法，其中，所述至少一個第二部件區(Z2)包括晶體管(TR0)的有源區。

5.一種集成電路，包括在半導體襯底(SB)上方的大量導電焊盤，所述大量導電焊盤分別位于所述集成電路的部件區與所述集成電路的第一金屬化層級之間并且包封在絕緣區(RIS2)中，所述大量焊盤包括與相應第一部件區(Z1)電接觸的第一焊盤(PLT1)以及不與相應第二部件區(Z2)電接觸的至少一個第二焊盤，以形成至少一個電中斷。

6.根據權利要求5所述的集成電路，其中，所述至少一個第二焊盤(PLT2)完全嵌入在所述絕緣區(RIS2)中，所述絕緣區的一部分(CS3)位于所述至少一個第二部件區(Z2)與所述至少一個第二焊盤(PLT2)的底端之間。

7.根據權利要求5或6所述的集成電路，其中，所述至少一個第二焊盤(PLT2)的橫截面大小類似于每個第一焊盤(PLT1)的橫截面大小。

8.根據權利要求5至7之一所述的集成電路，其中，所述至少一個第二部件區(Z2)包括晶體管(TR0)的有源區。

9.一種物體，包含根據權利要求5至8之一所述的集成電路(IC2)。

10.根據權利要求9所述的物體，形成芯片卡(CP)。