[發(fā)明專利]半導體裝置的制造方法

有效

• 申請?zhí)枺?/td>: 201710350119.5
• 申請日: 2017-05-18
• 公開（公告）號: CN107833856B
• 公開（公告）日: 2023-03-21
• 發(fā)明（設計）人: 山本芳樹
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L21/76
• 分類號: H01L21/76;H01L21/84
• 代理公司: 中國貿(mào)促會專利商標事務所有限公司 11038
• 代理人: 吳宗頤

1.半導體裝置的制造方法，包括：

(a)準備具有半導體基板、上述半導體基板上的絕緣層、上述絕緣層上的半導體層、上述半導體層上的第1絕緣膜、貫通上述第1絕緣膜、上述半導體層和上述絕緣層而到達上述半導體基板的溝槽、和埋入上述溝槽內(nèi)的第2絕緣膜的基板的工序，

在此，上述絕緣層、上述第1絕緣膜和上述第2絕緣膜由相同的材料構成，

(b)上述(a)工序后，形成覆蓋上述基板的第1區(qū)域的上述第1絕緣膜而且露出上述基板的與上述第1區(qū)域不同的第2區(qū)域的上述第1絕緣膜的第1掩膜層的工序，

(c)上述(b)工序后，使用上述第1掩膜層作為蝕刻掩膜，通過蝕刻除去上述第2區(qū)域的上述第1絕緣膜，使上述第2區(qū)域的上述半導體層露出的工序，

(d)上述(c)工序后，使用上述第1掩膜層作為蝕刻掩膜，通過各向同性的干法蝕刻除去上述第2區(qū)域的上述半導體層，使上述第2區(qū)域的上述絕緣層露出的工序，

(e)上述(d)工序后，使用上述第1掩膜層作為蝕刻掩膜，蝕刻上述第2區(qū)域的上述絕緣層，使上述第2區(qū)域的上述絕緣層的厚度變薄的工序，

(f)上述(e)工序后，除去上述第1掩膜層的工序，

(g)上述(f)工序后，向上述第1區(qū)域的上述半導體基板離子注入雜質(zhì)，形成第1半導體區(qū)域，向上述第2區(qū)域的上述半導體基板離子注入雜質(zhì)，形成第2半導體區(qū)域的工序，

(h)上述(g)工序后，通過濕法蝕刻除去上述第1區(qū)域的上述第1絕緣膜和上述第2區(qū)域的上述絕緣層，由此使上述第1區(qū)域的上述半導體層和上述第2區(qū)域的上述半導體基板露出的工序，

(i)上述(h)工序后，在上述第1區(qū)域的上述半導體層上形成第1晶體管，在上述第2區(qū)域的上述半導體基板上形成第2晶體管的工序。

2.權利要求1所述的半導體裝置的制造方法，其中，

在上述(c)工序中，通過干法蝕刻除去上述第2區(qū)域的上述第1絕緣膜，

在上述(e)工序中，通過干法蝕刻，使上述第2區(qū)域的上述絕緣層的厚度變薄，

在上述(c)工序和上述(d)工序中，使用的蝕刻氣體不同，

在上述(d)工序和上述(e)工序中，使用的蝕刻氣體不同。

3.權利要求2所述的半導體裝置的制造方法，其中，

上述(c)工序中，在與上述第1絕緣膜相比上述半導體層難以蝕刻的條件下，通過干法蝕刻除去上述第2區(qū)域的上述第1絕緣膜，使上述第2區(qū)域的上述半導體層露出，

上述(d)工序中，在與上述半導體層相比上述絕緣層難以蝕刻的條件下，通過干法蝕刻除去上述第2區(qū)域的上述半導體層，使上述第2區(qū)域的上述絕緣層露出，

使用上述(e)工序的蝕刻條件時的上述絕緣層的蝕刻速度大于使用上述(d)工序的蝕刻條件時的上述絕緣層的蝕刻速度。

4.權利要求1所述的半導體裝置的制造方法，其中，

在上述(c)工序和上述(e)工序中，分別進行各向異性的干法蝕刻。

5.權利要求1所述的半導體裝置的制造方法，其中，

上述(e)工序中的上述絕緣層的蝕刻速度小于上述(c)工序中的上述第1絕緣膜的蝕刻速度。

6.權利要求1所述的半導體裝置的制造方法，其中，

上述第1絕緣膜、上述絕緣層和上述第2絕緣膜包含氧化硅。

7.權利要求6所述的半導體裝置的制造方法，其中，

上述半導體層包含硅。

8.權利要求1所述的半導體裝置的制造方法，其中，

在俯視下，在上述第1區(qū)域和上述第2區(qū)域的邊界配置上述第2絕緣膜。

9.權利要求1所述的半導體裝置的制造方法，其中，

在上述(a)工序中準備的上述基板中，上述第1絕緣膜比上述絕緣層薄。