[發明專利]具有降低的寄生電容的半導體元件

在審

• 申請號: 201710347125.5
• 申請日: 2017-05-17
• 公開（公告）號: CN108666369A
• 公開（公告）日: 2018-10-16
• 發明（設計）人: 周淳樸
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/10
• 代理公司: 南京正聯知識產權代理有限公司 32243
• 代理人: 顧伯興

一種半導體元件包括：襯底以及晶體管，所述晶體管包括形成在所述襯底上的源極、漏極及柵極。所述半導體元件進一步包括：深井，其形成在所述襯底中位于所述襯底的表面之下的預定距離處；以及觸點，其被配置成將所述深井電耦合至電壓源，使得電壓能夠施加至所述深井而生成用于降低所述晶體管與所述襯底之間的寄生電容的襯底耗盡區。

技術領域

本發明實施例涉及半導體元件，且更具體來說涉及例如為鰭型場效晶體管(“fin”field effect transistor，FinFET)的一種半導體元件，其具有能被配置成降低寄生電容(parasitic capacitance)的襯底耗盡區(substrate depletion region)。

背景技術

半導體元件常困擾于會導致元件的高頻性能降級的寄生電容。半導體元件的一個實例為“鰭”型場效晶體管(FinFET)元件。FinFET元件有時會以包括在襯底上形成的柵極、源極及漏極的非平面多柵晶體管(non-planar multi-gate transistor)形式呈現。通常，FinFET包括在襯底上形成的“鰭”。柵極對鰭進行分割以將其劃分成兩部分。所得的鰭被摻雜以形成FinFET的源極區及漏極區。

發明內容

本發明實施例提供一種半導體元件，包括襯底、晶體管、深井以及觸點。晶體管包括在襯底上形成的源極、漏極及柵極。深井形成在襯底中位于襯底的表面之下的預定距離處。觸點被配置成將深井電耦合至電壓源，使得電壓能夠施加至深井而生成襯底耗盡區。

附圖說明

結合附圖閱讀以下詳細說明，會最好地理解本發明實施例的各個方面。應注意，根據本行業中的標準慣例，各種特征并非按比例繪制。事實上，為論述清晰起見，可任意增大或減小各種特征的尺寸。

圖1是根據某些實施例的FinFET元件的實例的示意圖。

圖2是根據某些實施例的FinFET元件的另一實例的示意圖。

圖3是根據某些實施例的FinFET元件的另一實例的示意圖。

圖4是根據某些實施例的FinFET元件的另一實例的示意圖。

圖5是說明制作及操作根據某些實施例的FinFET元件的實例的流程圖。

圖6A至圖6C說明根據某些實施例的魚骨形深N井的各種實施例。

具體實施方式

以下公開內容提供用于實作所提供主題的不同特征的許多不同的實施例或實例。以下闡述組件及排列的具體實例以簡化本公開內容。當然，這些僅為實例且不旨在進行限制。例如，以下說明中將第一特征形成在第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成為直接接觸的實施例，且也可包括其中第一特征與第二特征之間可形成有附加特征、進而使得所述第一特征與所述第二特征可能不直接接觸的實施例。另外，本公開內容可能在各種實例中重復使用參考編號及/或字母。這種重復使用是出于簡潔及清晰的目的，而不是自身表示所論述的各種實施例及/或配置之間的關系。

此外，為易于說明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空間相對性用語來闡述圖中所示的一個部件或特征與另一(其他)部件或特征的關系。所述空間相對性用語旨在除圖中所繪示的取向外還囊括元件在使用或操作中的不同取向。設備可具有其他取向(旋轉90度或處于其他取向)且本文中所用的空間相對性描述語可同樣相應地進行解釋。

本文所述襯底耗盡區可實作于各種類型的半導體元件中以降低寄生電容。襯底耗盡區是半導體元件的襯底內的絕緣區。可以包括例如以下方式的若干方式中的任一種來形成襯底耗盡區：生成使得襯底內的自由載流子(free carrier)被移除的電場。