[發明專利]半導體器件及其制造方法

在審

• 申請號: 201710337969.1
• 申請日: 2017-05-15
• 公開（公告）號: CN107464815A
• 公開（公告）日: 2017-12-12
• 發明（設計）人: 三原龍善
• 申請（專利權）人: 瑞薩電子株式會社
• 主分類號: H01L27/11568
• 分類號: H01L27/11568;H01L27/11573;H01L29/423;H01L29/66;H01L29/78;H01L21/28
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 李輝,張昊

相關申請的交叉參考

本公開引用于2016年6月3日提交的日本專利申請第2016-111505號的公開，包括說明書、附圖和摘要，其全部內容以引用的方式引入本申請。

技術領域

本發明涉及一種半導體器件及其制造方法，并且可以適當地用于包括具有鰭形半導體部分的鰭式場效應晶體管的半導體器件及其制造方法。

背景技術

日本未審查專利申請公開第2006-41354號描述了具有分裂柵極結構的非易失性半導體存儲器件中的存儲單元，其具有形成在凸襯底上的存儲柵極并且將存儲柵極的側面用作溝道。

鰭式場效應晶體管(FINFET)具有以下結構：形成鰭形半導體部分，并且柵電極被形成為橫跨在該鰭形半導體部分之上，使得即使在按比例縮小的布局中，也可以使有效溝道寬度更大，并且可以得到大電流驅動能力。然而，在將ONO(氧化物-氮化物-氧化物)膜用作電荷存儲膜的情況下，存在電場集中在鰭形半導體部分的尖端部分上的問題。電場的這種集中會劣化ONO膜的可靠性。

其他問題和新穎特征將從說明書和附圖的描述中變得清楚。

發明內容

根據一個實施例的半導體器件具有以下配置：控制晶體管和存儲晶體管均形成在具有雙柵極結構的存儲單元區域中，并且形成在外圍電路區域中的晶體管具有三柵極結構。即，在控制晶體管中，柵極絕緣膜形成在控制柵電極與鰭的側壁之間，并且氧化物膜和氮化物膜的多層膜(其厚于柵極絕緣膜)形成在控制柵電極與鰭的頂面之間。類似地，在存儲晶體管中，在存儲柵電極與鰭的側壁之間通過ONO膜形成柵極絕緣膜，并且上述多層膜與ONO膜的堆疊膜(其厚于ONO膜)形成在存儲柵電極與鰭的頂面之間。

根據一個實施例的半導體器件的制造方法首先分別在存儲單元區域和外圍電路區域中形成多個鰭。此時，順序形成氧化物膜和氮化物膜的多層膜僅設置在存儲單元中的鰭的頂面上。然后，氧化物膜形成在存儲單元區域中的控制晶體管區域中的鰭的側壁上，此后控制晶體管的控制柵電極被形成為橫跨在鰭之上。此外，覆蓋鰭的頂面和側壁上的上述多層膜的ONO膜形成在存儲單元區域的存儲晶體管區域中，此后存儲晶體管的存儲柵電極被形成為橫跨在鰭之上。同時，在外圍電路區域中，氧化物膜形成在鰭的頂面和側壁上，此后晶體管的柵電極形成為橫跨在鰭之上。

根據一個實施例，可以提高半導體器件的可靠性。

附圖說明

圖1示出了根據一個實施例的半導體器件的主要部分的截面圖。

圖2示出了沿著圖1中的線A、線B和線C截取的截面圖。

圖3示出了沿著圖1中的線D截取的平面圖。

圖4示出了解釋根據一個實施例的半導體器件的制造步驟的截面圖。

圖5示出了沿著圖4中的線A、線B和線C截取的截面圖以及沿著圖4中的線D截取的平面圖。

圖6示出了解釋半導體器件的接在圖4之后的制造步驟的截面圖。

圖7示出了沿著圖6中的線A、線B和線C截取的截面圖以及沿著圖6中的線D截取的平面圖。

圖8示出了解釋半導體器件的接在圖6之后的制造步驟的截面圖。

圖9示出了沿著圖8中的線A、線B和線C截取的截面圖以及沿著圖8中的線D截取的平面圖。

圖10示出了解釋半導體器件的接在圖8之后的制造步驟的截面圖。

圖11示出了沿著圖10中的線A、線B和線C截取的截面圖以及沿著圖10中的線D截取的平面圖。

圖12示出了解釋半導體器件的接在圖10之后的制造步驟的截面圖。

圖13示出了沿著圖12中的線A、線B和線C截取的截面圖以及沿著圖12中的線D截取的平面圖。

圖14示出了解釋半導體器件的接在圖12之后的制造步驟的截面圖。

圖15示出了沿著圖14中的線A、線B和線C截取的截面圖以及沿著圖14中的線D截取的平面圖。

圖16示出了解釋半導體器件的接在圖14之后的制造步驟的截面圖。

圖17示出了沿著圖16中的線A、線B和線C截取的截面圖以及沿著圖16中的線D截取的平面圖。

圖18示出了解釋半導體器件的接在圖16之后的制造步驟的截面圖。

圖19示出了沿著圖18中的線A、線B和線C截取的截面圖以及沿著圖18中的線D截取的平面圖。

圖20示出了解釋半導體器件的接在圖18之后的制造步驟的截面圖。

圖21示出了沿著圖20中的線A、線B和線C截取的截面圖以及沿著圖20中的線D截取的平面圖。