[發明專利]一種交叉開關結構阻變式存儲器性能優化方法及系統

有效

• 申請號: 201710337957.9
• 申請日: 2017-05-15
• 公開（公告）號: CN107195321B
• 公開（公告）日: 2020-05-19
• 發明（設計）人: 馮丹;童薇;劉景寧;張揚;李錚;李藝林
• 申請（專利權）人: 華中科技大學
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 華中科技大學專利中心 42201
• 代理人: 廖盈春;李智

本發明公開了一種交叉開關結構阻變式存儲器性能優化方法，屬于計算機存儲器技術領域。本發明方法針對交叉開關結構的阻變式存儲器，在存儲體內部的每個陣列的位線兩端都設計寫驅動，上端的寫驅動使能陣列上半部分的ReRAM單元，而下端的寫驅動使能陣列下半部分的ReRAM單元，同時根據陣列內部不同行延遲不同的特性，將陣列進行快慢區域劃分，將熱數據映射到快區域，將冷數據映射到慢區域，快區域中確保寫入的二進制“0”最少；在慢區域內確保寫入的二進制“0”最多。本發明還實現了一種交叉開關結構阻變式存儲器性能優化系統。本發明技術方案最大化地降低了ReRAM的訪問延遲，提升了ReRAM陣列的可靠性。

技術領域

本發明屬于計算機存儲領域，更具體地，涉及一種交叉開關結構阻變式存儲器性能優化方法及系統。

背景技術

傳統的內存設備動態隨機存取存儲器(DRAM)飽受工藝制程和能耗限制，阻變式存儲器(ReRAM)因為其非易失、低能耗、小工藝尺寸、高壽命、高訪問速度等特性，被認為是最有可能取代DRAM的存儲器。

圖1展示了ReRAM存儲單元的結構，其單元結構非常簡單，由金屬氧化物和上、下電極組成，其中金屬氧化物夾在上下電極之間。通過在電極施加一定大小的外部電壓，ReRAM單元的阻值會在高阻態和低阻態之間發生轉變，可以利用高阻態和低阻態分別代表二進制的“0”和“1”來存儲數據，高阻態到低阻態的轉變過程稱為設置操作(SET)，低阻態到高阻態的轉變過程稱為重置操作(RESET)，ReRAM是一種不對稱的存儲器，其寫延遲比讀延遲大得多，RESET延遲比SET延遲大得多，因此RESET延遲成為ReRAM的性能瓶頸。

ReRAM陣列結構一般可以分為兩種類型：一晶體管一存儲單元結構(1T1R)和交叉開關結構(crossbar)。在1T1R結構中，每個ReRAM單元都會連接一個專門的晶體管，保證單元之間相互獨立，沒有干擾。但是晶體管的面積大小是ReRAM單元的4倍，1T1R結構會造成很大的面積和成本開銷。在crossbar結構中，所有的ReRAM單元通過字線和位線直接互連，不需要晶體管，工藝尺寸僅為4F²，這是單層存儲單元最小的理論尺寸。因此相比1T1R結構，crossbar結構的ReRAM更適合于構建低成本、低開銷的內存系統。然而，crossbar結構也為基于ReRAM的內存系統帶來了一些問題。

由于線路電阻和電流泄露，crossbar結構會導致ReRAM單元電壓下降問題，并且隨著ReRAM陣列擴大，電壓下降問題會更加嚴重，當電壓下降到某個值時，ReRAM單元可能不能準確地完成讀寫操作。此外，ReRAM單元的RESET延遲和施加在該單元兩端的電壓成指數級反比，電壓下降問題會導致ReRAM的RESET延遲指數級增加，并且導致了ReRAM存儲體內部延遲不統一，即離寫驅動近的行電壓下降較小，其延遲也較小，離寫驅動遠的行電壓下降較大，其延遲也較大。但是現有的ReRAM技術并沒有利用ReRAM內部延遲不統一的特性，而是以最差的延遲作為ReRAM的訪問延遲，大大降低了ReRAM的性能。

為了減少ReRAM的電流泄露，針對ReRAM目前普遍采用的是半字線半位線的寫機制，當執行RESET操作時，選定的位線電壓設置為Vwrite，選定的字線接地，其它未選定的字線和位線電壓均設置為Vwrite/2；當執行SET操作時，選定的位線接地，選定的字線則設置為Vwrite，其它未選定的字線和位線均設置為Vwrite/2。

圖2展示了ReRAM陣列的crossbar結構以及半字線半位線寫機制下執行的RESET操作，其中選定的字線和選定的位線對應的單元為選定的ReRAM單元，選定的字線和未選定的位線對應的單元以及未選定的字線和選定的位線對應的單元為半選擇的ReRAM單元，未選定的字線和未選定的位線對應的單元為未選定的ReRAM單元。但是這種技術不能完全解決ReRAM的電流泄露問題，且無法對ReRAM的延遲性和可靠性做進一步的優化，因為那些半選擇的ReRAM單元兩端仍然有Vwrite/2的電壓，仍然存在著電流泄露。而且現有的ReRAM技術都沒有考慮到位線線路電阻所導致的電壓下降問題。