[發明專利]一種交叉開關結構阻變式存儲器性能優化方法及系統

有效

• 申請號: 201710337957.9
• 申請日: 2017-05-15
• 公開（公告）號: CN107195321B
• 公開（公告）日: 2020-05-19
• 發明（設計）人: 馮丹;童薇;劉景寧;張揚;李錚;李藝林
• 申請（專利權）人: 華中科技大學
• 主分類號: G11C13/00
• 分類號: G11C13/00
• 代理公司: 華中科技大學專利中心 42201
• 代理人: 廖盈春;李智

1.一種交叉開關結構阻變式存儲器性能優化方法，其特征在于，所述方法包括以下步驟：

(1)在存儲體內部的每個陣列的位線兩端都設計寫驅動，上端的寫驅動使能陣列上半部分的ReRAM單元，而下端的寫驅動使能陣列下半部分的ReRAM單元；

(2)根據陣列內部不同行延遲不同的特性，將陣列進行快慢區域劃分，同時對內存請求做冷熱數據識別，將熱數據的內存請求重映射到快區域，將冷數據的內存請求重映射到慢區域；

(3)在快區域內寫新數據，寫入新數據或新數據的翻轉數據，確保在快區域內寫入數據時寫入的二進制“0”最少；

(4)在慢區域內寫新數據，寫入新數據或新數據的翻轉數據，確保在慢區域內寫入數據時寫入的二進制“0”最多；

所述步驟(3)包括以下子步驟：

(31)讀出新數據地址對應的舊數據段{D，F}，其中D為舊數據，F為舊數據的翻轉標志位；

(32)將新數據D’和翻轉標志位F’組成的數據段{D’，F’}，F’為“0”，數據段{D’，F’}和舊數據段{D，F}相比，統計在相同二進制數位上數據段{D’，F’}為“0”和舊數據段{D，F}為“1”的數量N0；

(33)將數據段{D’，F’}中數據進行二進制翻轉得到數據段{D”，F”}，{D”，F”}和舊數據段{D，F}相比，統計在相同二進制數位上數據段{D”，F”}為“0”和舊數據段{D，F}為“1”的數量N1；

(34)判斷N0是否大于N1，是則將數據D”寫入新數據地址；否則將新數據D’直接寫入新數據地址。

2.根據權利要求1所述的一種交叉開關結構阻變式存儲器性能優化方法，其特征在于，位于同一列的相鄰兩陣列共享一個寫驅動，所述寫驅動每次只能使能一個陣列。

3.根據權利要求1所述的一種交叉開關結構阻變式存儲器性能優化方法，其特征在于，所述步驟(2)包括以下子步驟：

(21)將陣列的每K行劃分為一個區域，距離寫驅動最近的P個區域設為快區，剩下Q個區域是慢區，K×(P+Q)＝M，每個區域大小為其中，M表示陣列的行數，N表示陣列的列數；

(22)將每a個內存物理地址對應的空間組成一個邏輯區域，每個邏輯區域對應的數據大小為使邏輯區域和陣列內部的快慢區域形成映射關系，其中

(23)對邏輯區域內的數據做冷熱數據識別，將判定為熱數據的邏輯區域映射到快區域，將判定為冷數據的邏輯區域映射到慢區域。

4.根據權利要求1所述的一種交叉開關結構阻變式存儲器性能優化方法，其特征在于，所述步驟(4)包括以下子步驟：

(41)統計新數據D和翻轉標志位F組成的數據段{D，F}的二進制數中0的個數N2，其中F為“1”；

(42)判斷N2是否大于一個陣列中讀或寫數據的比特數的一半，是則進入步驟(43)；否則進入步驟(44)；

(43)將新數據D直接寫入新數據地址，翻轉標志位記為F；

(44)將數據段{D，F}中數據進行二進制翻轉得到數據段{D’，F’}，將數據D’寫入新數據地址，翻轉標志位記為F’。