[發明專利]U形金屬氧化物半導體組件及其制造方法

有效

• 申請號: 201710333318.5
• 申請日: 2017-05-12
• 公開（公告）號: CN108878527B
• 公開（公告）日: 2021-09-28
• 發明（設計）人: 陳柏安;許健;C·阿亞迪普;陳正龍
• 申請（專利權）人: 新唐科技股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336;H01L29/423
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 賈磊

本申請提供了一種U形金屬氧化物半導體組件及其制造方法，其中的U形金屬氧化物半導體組件包括一基底、具有U形溝渠的一外延層、形成于外延層中的一P型基極區、源極和漏極、一溝渠式柵極與一柵氧化層。所述U形溝渠貫穿P型基極區，溝渠式柵極形成所述U形溝渠內，且柵氧化層位于溝渠式柵極與P型基極區之間的U形溝渠內。在所述柵氧化層中，柵氧化層與溝渠式柵極的界面具有第一p型摻雜濃度、柵氧化層與P型基極區的界面具有第二p型摻雜濃度，且所述第二p型摻雜濃度為所述第一p型摻雜濃度的100倍至10000倍。所述U形金屬氧化物半導體組件具有改善的熱載子射出效能。

技術領域

本發明是有關于一種金屬氧化物半導體技術，且特別是有關于一種U形金屬氧化物半導體(UMOS)組件及其制造方法。

背景技術

垂直的U形溝渠式功率MOSFET又稱為UMOS，于低電壓(小于150V)功率晶體管的應用中已越來越受到關注。目前開發出數種技術性的變型，以便在不損害崩潰電壓(breakdown voltage)的情況下降低導通電阻(on-resistance)，譬如在硅基底中形成深溝渠并在溝渠側壁植入摻質。

然而，不僅需要考慮到U形金屬氧化物半導體性能，熱載子射出(hot carrierinjection，HCI)可靠度也是實現設備耐用性(robustness)的關鍵參數。

因此，目前亟需尋求一種能降低導通電阻、不影響崩潰電壓且HCI可靠度優異的U形金屬氧化物半導體組件及其制造方法。

發明內容

本發明提供一種U形金屬氧化物半導體組件的制造方法，能制作出熱載子射出(HCI)可靠度佳的組件。

本發明另提供一種U形金屬氧化物半導體組件，具有改善的HCI效能。

本發明的U形金屬氧化物半導體組件的制造方法，包括在形成于一基底的第一表面上的一外延層內先形成一U形溝渠，再于U形溝渠內形成一柵氧化層，并于具有柵氧化層的U形溝渠內形成一溝渠式柵極。然后，至少在所述柵氧化層上覆蓋一罩幕層，再以所述罩幕層作為阻擋罩幕，進行P型基極(P-base)植入步驟，以在外延層中植入P型摻質，并進行驅入步驟，以在外延層中形成一P型基極區。于溝渠式柵極的兩側的P型基極區內形成一源極，于基底的第二表面上形成一漏極，其中所述第二表面位在所述第一表面的相對面。

在本發明的一實施例中，形成上述柵氧化層的方法包括熱氧化法。

在本發明的一實施例中，覆蓋上述罩幕層的方法包括在所述外延層、柵氧化層與溝渠式柵極上涂布一第一光阻層，再圖案化所述第一光阻層。

在本發明的一實施例中，上述圖案化所述第一光阻層的步驟包括去除外延層的表面上的第一光阻層，并保留所述柵氧化層與所述溝渠式柵極上的第一光阻層。

在本發明的一實施例中，上述圖案化所述光阻層的步驟包括去除外延層的表面上及部分溝渠式柵極上的第一光阻層，并保留所述柵氧化層上的第一光阻層。

在本發明的一實施例中，上述罩幕層的覆蓋區域大于或等于所述柵氧化層的頂面。

在本發明的一實施例中，形成上述源極的步驟包括在外延層上形成露出溝渠式柵極的兩側的P型基極區的一第二光阻層，再進行N++植入步驟。

在本發明的一實施例中，在形成上述源極之后還可于源極的外側的P型基極區內形成一P型重摻雜區，再形成至少一接觸窗插塞連接P型重摻雜區與源極。

在本發明的一實施例中，形成上述源極的步驟包括對外延層直接進行N++植入步驟。

在本發明的一實施例中，在形成上述源極之后還可移除源極外側的部分P型基極區，以形成露出源極的一側面以及P型基極區的接觸窗開口，然后于露出的P型基極區內形成一P型重摻雜區，再于接觸窗開口內形成接觸窗插塞。