[發(fā)明專利]半導(dǎo)體裝置、檢測(cè)器件發(fā)熱的方法及制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710331657.X
• 申請(qǐng)日: 2017-05-12
• 公開(kāi)（公告）號(hào): CN108878418B
• 公開(kāi)（公告）日: 2021-02-09
• 發(fā)明（設(shè)計(jì)）人: 周飛
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司;中芯國(guó)際集成電路制造（北京）有限公司
• 主分類(lèi)號(hào): H01L27/04
• 分類(lèi)號(hào): H01L27/04;H01L21/8234
• 代理公司: 中國(guó)貿(mào)促會(huì)專利商標(biāo)事務(wù)所有限公司 11038
• 代理人: 曲瑞

1.一種半導(dǎo)體裝置，其特征在于，包括：

襯底，所述襯底包括鄰接的基區(qū)和集電區(qū)；

在所述襯底上的多個(gè)鰭片，所述多個(gè)鰭片至少包括：在所述基區(qū)之上的隔離開(kāi)的第一鰭片和第二鰭片；其中，所述第一鰭片包括與所述基區(qū)鄰接的發(fā)射區(qū)；所述第二鰭片包括與所述基區(qū)鄰接的第一區(qū)域；

在所述第二鰭片上的第一柵極結(jié)構(gòu)；

分別在所述第一柵極結(jié)構(gòu)兩側(cè)且至少部分的位于所述第一區(qū)域中的第一源極和第一漏極；以及

在所述第二鰭片上的第一偽柵極結(jié)構(gòu)和至少部分的位于所述第一區(qū)域中的第一電極；其中，所述第一電極和所述第一柵極結(jié)構(gòu)分別在所述第一偽柵極結(jié)構(gòu)的兩側(cè)，所述第一偽柵極結(jié)構(gòu)相比所述第一柵極結(jié)構(gòu)更接近所述第一鰭片。

2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，

所述集電區(qū)和所述發(fā)射區(qū)的導(dǎo)電類(lèi)型分別與所述基區(qū)的導(dǎo)電類(lèi)型相反；

所述第一區(qū)域的導(dǎo)電類(lèi)型與所述基區(qū)的導(dǎo)電類(lèi)型相同。

3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，

所述第二鰭片、所述第一柵極結(jié)構(gòu)、所述第一源極和所述第一漏極一起作為第一MOS器件；

其中，所述第一偽柵極結(jié)構(gòu)被施加第一電位且所述襯底被施加第二電位以將所述第一MOS器件與所述基區(qū)電性隔離。

4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，

所述第一區(qū)域的導(dǎo)電類(lèi)型為N型，則所述第一電位大于或等于所述第二電位；或者，

所述第一區(qū)域的導(dǎo)電類(lèi)型為P型，則所述第一電位小于或等于所述第二電位。

5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，

所述多個(gè)鰭片還包括：在所述集電區(qū)之上的第三鰭片，其中，所述第三鰭片包括與所述集電區(qū)鄰接的第二區(qū)域，所述第二區(qū)域的導(dǎo)電類(lèi)型與所述集電區(qū)的導(dǎo)電類(lèi)型相同；

所述半導(dǎo)體裝置還包括：至少部分的在所述發(fā)射區(qū)中的第二電極，以及至少部分的在所述第二區(qū)域中的第三電極。

6.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，

所述多個(gè)鰭片還包括：在所述基區(qū)之上的與所述第一鰭片隔離開(kāi)的第四鰭片，所述第四鰭片包括與所述基區(qū)鄰接的第三區(qū)域，所述第三區(qū)域的導(dǎo)電類(lèi)型與所述基區(qū)的導(dǎo)電類(lèi)型相同；

所述半導(dǎo)體裝置還包括：

在所述第四鰭片上的第二柵極結(jié)構(gòu)，分別在所述第二柵極結(jié)構(gòu)兩側(cè)且至少部分的位于所述第三區(qū)域中的第二源極和第二漏極；

在所述第四鰭片上的第二偽柵極結(jié)構(gòu)和至少部分的位于所述第三區(qū)域中的第四電極；其中，所述第四電極和所述第二柵極結(jié)構(gòu)分別在所述第二偽柵極結(jié)構(gòu)的兩側(cè)，所述第二偽柵極結(jié)構(gòu)相比所述第二柵極結(jié)構(gòu)更接近所述第一鰭片。

7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，

所述第四鰭片、所述第二柵極結(jié)構(gòu)、所述第二源極和所述第二漏極一起作為第二MOS器件；

其中，所述第二偽柵極結(jié)構(gòu)被施加第三電位且所述襯底被施加所述第二電位以將所述第二MOS器件與所述基區(qū)電性隔離。

8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征在于，

所述第三區(qū)域的導(dǎo)電類(lèi)型為N型，則所述第三電位大于或等于所述第二電位；或者，

所述第三區(qū)域的導(dǎo)電類(lèi)型為P型，則所述第三電位小于或等于所述第二電位。

9.根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于，

所述第一電位等于所述第三電位。

10.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征在于，還包括：

在所述襯底上且將所述第一鰭片和所述第二鰭片隔離開(kāi)的第一溝槽隔離部；以及

在所述襯底上且將所述第一鰭片和所述第四鰭片隔離開(kāi)的第二溝槽隔離部。

11.根據(jù)權(quán)利要求10所述的半導(dǎo)體裝置，其特征在于，還包括：

在所述多個(gè)鰭片周?chē)牡谌郎喜鄹綦x部，其中所述第三溝槽隔離部的深度范圍為至