[發明專利]間隔物整合的方法及所產生的裝置

有效

• 申請號: 201710331380.0
• 申請日: 2017-05-11
• 公開（公告）號: CN107425058B
• 公開（公告）日: 2021-01-15
• 發明（設計）人: 喬治·羅伯特·姆芬格;R·施波雷爾;R·J·卡特;彼特·巴爾斯;H·J·特厄斯;J·亨切爾
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L21/28
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

本發明涉及間隔物整合的方法及所產生的裝置，所提供的是一種就SG與EG結構以相異寬度形成匹配的PFET/NFET間隔物的方法、及一種就SG NFET與SG PFET結構及PFET/NFET EG結構形成相異寬度氮化物間隔物的方法、以及其各別產生的裝置。具體實施例包括提供PFET SG與EG結構及NFET SG與EG結構；在襯底上方形成第一氮化物層；形成氧化物襯墊；在PFET及NFET EG結構的側壁上形成第二氮化物層；移除第一氮化物層及氧化物襯墊在PFET SG與EG結構上方的水平部分；在各PFET SG與EG結構的對立側上形成RSD結構；移除第一氮化物層及氧化物襯墊在NFET SG與EG結構上方的水平部分；以及在各NFET SG與EG結構的對立側上形成RSD結構。

技術領域

本發明是關于p型場效應晶體管(PFET)及n型場效應晶體管(NFET)核心裝置(SG)與I/O裝置(EG)間隔物整合。本發明尤其是，適用于完全耗盡型絕緣體上硅(FDSOI)裝置及/或需要隆起源極/漏極(RSD)外延的任何技術。

背景技術

EG裝置需要更厚的間隔物才能通過標準可靠度要求。不過，SG裝置上希望薄間隔物以維持標準效能準則。典型的雙RSD整合憑靠添加的NFET/PFET間隔物以阻絕不希望的外延(epi)生長。然而，具有更厚間隔物的裝置通常影響到效能。具體而言，高RSD/柵極電容使Fmax降低。已知的方法涉及使用多重間隔物材料來強制RSD外延刻面；在所有裝置上使用更厚的間隔物而犧牲SG效能；或添加另兩個間隔物、屏蔽層、及外延步驟以支撐NFET及PFETEG裝置。另一種已知方法涉及形成氮化物/氧化物間隔物合夾，其由于使用例如多重外延預清潔的數個氧化物消耗步驟而難以控制。

因此，需要能以匹配的NFET/PFET間隔物寬度使SG效能與EG可靠度達到平衡的方法、能在FDSOI上以不同間隔物厚度形成SG NFET、SG PGET、及EG NFET與PFET裝置的方法、以及其產生的裝置。

發明內容

本發明的一態樣是一種就SG與EG柵極結構以相異寬度形成匹配的PFET/NFET間隔物的程序。

本發明的另一態樣是一種就該SG與EG柵極結構以相異寬度包括匹配的PFET/NFET間隔物的裝置。

本發明的再一態樣是一種分別就NFET SG柵極結構、PFET SG結構、及PFET/NFETEG柵極結構形成相異寬度氮化物間隔物的程序。

本發明的一附加態樣是一種就NFET SG柵極結構、PFET SG結構、及PFET/NFET EG柵極結構具有各別氮化物間隔物寬度的FDSOI高k金屬柵極(HKMG)裝置。

本發明的附加態樣及其它特征將會在以下說明中提出，并且對于審查以下內容的所屬領域技術人員部分將會顯而易見，或可經由實踐本發明來學習。可如隨附權利要求書中特別指出的內容來實現并且獲得本發明的優點。

根據本發明，可通過一種方法來達到一些技術功效，該方法包括：在襯底上提供PFET SG與EG柵極結構及NFET SG與EG柵極結構，該PFET及NFET結構側向隔開；在該襯底上方形成第一保形氮化物層；在該襯底上方形成氧化物襯墊；在該PFET及NFET EG柵極結構的側壁上形成第二保形氮化物層；移除該第一氮化物層及該氧化物襯墊在該PFET SG與EG柵極結構及襯底上方的水平部分；在各該PFET SG與EG柵極結構的對立側上形成RSD結構；移除該第一氮化物層及該氧化物襯墊在該NFET SG與EG柵極結構及襯底上方的水平部分；以及在各該NFET SG與EG柵極結構的對立側上形成RSD結構。