[發明專利]一種修調電路

有效

• 申請號: 201710326324.8
• 申請日: 2017-05-10
• 公開（公告）號: CN107195619B
• 公開（公告）日: 2019-06-28
• 發明（設計）人: 王釗
• 申請（專利權）人: 南京中感微電子有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544
• 代理公司: 北京新知遠方知識產權代理事務所(普通合伙) 11397
• 代理人: 艾鳳英;張艷

本申請提供了一種修調電路包括：多個修調壓點和一個或多個熔絲，其中，多個修調壓點中至少存在一個第一修調壓點，所述第一修調壓點的部分電路與部分保護環的頂層金屬層重合；所述保護環位于芯片和劃片槽之間，包括從底層到頂層的所有金屬層；所述劃片槽為兩個芯片之間保留的空隙；所述修調壓點通過所述熔絲連接至其他修調壓點或保護環，所述熔絲位于所述保護環內部，采用本申請的方案，既保證了修調電路的布局需求，又可以降低修調電路占用的芯片保護環內部的面積，有效地降低了芯片的面積和成本。

技術領域

本申請涉及電路設計技術領域，特別涉及一種修調電路。

背景技術

隨著集成電路工藝和涉及技術的發展，電路性能要求也越來越高，以便滿足廣泛的應用需求。但是，電路性能總是會受到半導體制造工藝的影響，出現電流鏡失配、電阻絕對偏差、電阻的溫度系數、電阻電容失配、晶體管失配等問題，存在于芯片與芯片之前、晶圓與晶圓之間以及批次和批次之間，無法通過仿真軟件進行有效的模擬和預測，但是可以通過修調技術對電路結構和電學參數進行調整，從而滿足不同的應用需求。

修調電路廣泛用于高精度模擬電路中，通過在晶圓制造完成后，在進行晶圓測試時，通過修調可以提高模擬電路的精度。一種流行的修調電路采用多晶硅或者金屬作為熔絲。如圖1所示，傳統的多晶硅修調電路一般由修調壓點(Trimming PAD)和熔絲(Fuse)構成，位于芯片保護環(Seal Ring(保護環)是介于芯片和劃片槽(scrible line)之間的(保護)環)內部。兩個修調壓點之間的圖形為熔絲，熔絲一般是兩端寬，中間窄，當在兩個修調壓點之間加修調電壓時(一般通過探針接觸修調壓點來實現加電壓)，熔絲中間部分較兩端窄，比較容易被熔斷。當與熔絲連接的修調壓點被加壓時，所述加壓的電信號會通過熔絲傳遞至與其連接的其他修調壓點，同時熔斷該熔絲，從而實現修調。

現有的修調電路大多位于芯片保護環內部，占用了芯片保護環內部的面積。

發明內容

本申請實施例提出了一種修調電路，用以克服現有的修調電路存在的不足。

本申請實施例提供了一種修調電路，包括：多個修調壓點和一個或多個熔絲，其中，多個修調壓點中至少存在一個第一修調壓點，所述第一修調壓點的部分電路與部分保護環的頂層金屬層重合；所述保護環位于芯片和劃片槽之間，包括從底層到頂層的所有金屬層；所述劃片槽為兩個芯片之間保留的空隙；

所述修調壓點通過所述熔絲連接至其他修調壓點或保護環，所述熔絲位于所述保護環內部。

本申請實施例提供的修調電路包括：多個修調壓點和一個或多個熔絲，由于多個修調壓點中至少存在一個第一修調壓點，所述第一修調壓點的部分電路與部分保護環的頂層金屬層重合；所述保護環位于芯片和劃片槽之間，包括從底層到頂層的所有金屬層；所述劃片槽為兩個芯片之間保留的空隙；所述修調壓點通過所述熔絲連接至其他修調壓點或保護環，所述熔絲位于所述保護環內部，可以有效降低修調電路占用的芯片保護環內部的面積，既保證了修調電路的布局需求，又有效地降低了芯片的面積和成本。

附圖說明

下面將參照附圖描述本申請的具體實施例，

圖1為現有的修調電路的結構實例圖；

圖2為本申請實施例提供的修調電路的結構示意圖一，其中，PAD1為第一修調壓點，PAD2、PAD3和PAD4為三個其他修調壓點，Fuse1、Fuse2和Fuse3為三個熔絲；

圖3為本申請實施例提供的修調電路的結構示意圖二，其中，PAD1為第一修調壓點，PAD2為第二修調壓點，PAD3為第三修調壓點，PAD4為第四修調壓點，Fuse1為第一熔絲，、Fuse2為第二熔絲Fuse3為第三熔絲。

具體實施方式