[發明專利]半導體器件的制備方法

在審

• 申請號: 201710325868.2
• 申請日: 2017-05-10
• 公開（公告）號: CN108878275A
• 公開（公告）日: 2018-11-23
• 發明（設計）人: 馬琳
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/266
• 分類號: H01L21/266;H01L21/28
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅;李時云

本發明提供了一種半導體器件的制備方法，包括：提供一襯底，在襯底上形成柵極材料層；對柵極材料層進行第一次刻蝕，形成至少一個第一凹槽，暴露出襯底；通過第一凹槽對襯底進行離子注入，形成DPB結構；對柵極材料層進行第二次刻蝕，形成多個柵極。本發明首先在柵極材料層上形成第一凹槽進行離子注入形成深P型體區，然后再對柵極材料層進行刻蝕形成柵極，避免了現有技術中先形成柵極再進行離子注入導致的離子注入區與預定區存在偏差的問題，在一定程度上提高了制造工藝的精確度，提高了半導體器件的性能。

技術領域

本發明涉及半導體技術領域，具體涉及一種半導體器件的制備方法。

背景技術

在半導體器件的制造過程中，形成柵極(Gate)以及柵極之間的DPB(DeepPositiveHole Body，深P型體區)結構的步驟一般是先通過曝光與刻蝕在半導體襯底上形成多個柵極，然后在所述柵極上形成光刻膠層，通過曝光與顯影在所述光刻膠層上形成凹槽，暴露出相鄰兩個柵極之間的半導體襯底，然后進行深P型離子注入，在半導體襯底內形成DPB結構。

但是，由于在所述光刻膠層上形成的凹槽與相鄰兩個柵極之間所構成的凹槽是在兩個工藝步驟中形成的，存在兩者不完全重合的風險，會導致通過離子注入形成的DPB結構與預定DPB結構的位置有一定的偏差，從而影響后續半導體器件的制備，影響最終半導體器件的性能。

發明內容

本發明的目的在于提供一種半導體器件的制備方法，避免出現離子注入區的位置偏差，提高半導體器件的性能。

為實現上述目的，本發明提供一種半導體器件的制備方法，包括以下步驟：

提供一襯底，在所述襯底上形成柵極材料層；

對所述柵極材料層進行第一次刻蝕，形成至少一個第一凹槽，暴露出所述襯底；

通過所述第一凹槽對所述襯底進行離子注入，形成深P型體區結構；

對所述柵極材料層進行第二次刻蝕，形成多個柵極。

可選的，形成所述第一凹槽的步驟包括：

在所述柵極材料層上形成第一光刻膠層；

圖形化所述第一光刻膠層，暴露出部分所述柵極材料層；

對暴露出的所述柵極材料層進行第一次刻蝕，形成所述第一凹槽。

可選的，形成深P型體區結構之后，所述半導體器件制備方法還包括：去除所述第一光刻膠層。

可選的，形成柵極的步驟包括：

對所述柵極材料層進行第二次刻蝕，形成第二凹槽，暴露出所述襯底；

相鄰的所述第一凹槽與所述第二凹槽之間的柵極材料層構成柵極。

可選的，形成所述第二凹槽的步驟包括：

在所述柵極材料層上形成第二光刻膠層；

圖形化所述第二光刻膠層，暴露出部分所述柵極材料層；

對暴露出的所述柵極材料層進行第二次刻蝕，形成所述第二凹槽。

可選的，形成所述第二凹槽之后，所述半導體器件制備方法還包括：去除所述第二光刻膠層。

可選的，所述離子注入為深P型離子注入。

可選的，所述柵極材料層為多晶硅層。

可選的，所述第一次刻蝕與所述第二次刻蝕均采用等離子體干法刻蝕。

可選的，所述第一次刻蝕與第二次刻蝕的工藝條件相同。