[發(fā)明專利]一種優(yōu)化的PROM存儲器編程燒錄方法的設(shè)計(jì)

有效

• 申請?zhí)枺?/td>: 201710323996.3
• 申請日: 2017-05-10
• 公開（公告）號: CN107195327B
• 公開（公告）日: 2020-05-08
• 發(fā)明（設(shè)計(jì)）人: 李建軍;夏春暉
• 申請（專利權(quán)）人: 電子科技大學(xué)
• 主分類號: G11C16/10
• 分類號: G11C16/10
• 代理公司: 暫無信息
• 代理人: 暫無信息

發(fā)明名稱：一種優(yōu)化的PROM存儲器編程燒錄方法的設(shè)計(jì)。本發(fā)明屬于電子電路技術(shù)領(lǐng)域，具體涉及到一種優(yōu)化的PROM存儲器編程方法的設(shè)計(jì)。本發(fā)明針對PROM存儲器編程時(shí)間過長的問題，設(shè)計(jì)了一種依據(jù)數(shù)據(jù)特征生成相應(yīng)轉(zhuǎn)碼方案，并將待編程的原始數(shù)據(jù)依生成的轉(zhuǎn)碼方案進(jìn)行轉(zhuǎn)碼從而減少編程耗時(shí)的方法。由于PROM的編程有編程‘1’耗時(shí)，而編程‘0’不耗時(shí)的特點(diǎn)，若通過優(yōu)化編碼即轉(zhuǎn)碼的方式減少需要編程的‘1’的數(shù)量，便可以減少編程所需的時(shí)間。本發(fā)明提供一種減少數(shù)據(jù)中‘1’的個數(shù)的轉(zhuǎn)碼方法。并將該方法應(yīng)用到編程系統(tǒng)中，得到一個具有優(yōu)化功能的PROM存儲器編程系統(tǒng)。本發(fā)明利用該轉(zhuǎn)碼方法提供一種優(yōu)化的PROM編程系統(tǒng)。相比較原有的編程方式，增加了腳本處理并加入了FPGA芯片負(fù)責(zé)解碼。實(shí)現(xiàn)了在不影響芯片使用方法的情況下減少編程時(shí)間的功能。

技術(shù)領(lǐng)域

本發(fā)明屬于電子電路技術(shù)領(lǐng)域，具體涉及到一種優(yōu)化的PROM存儲器編程方法的設(shè)計(jì)。

背景技術(shù)

PROM存儲器是一種常見的可編程只讀半導(dǎo)體存儲器。PROM存儲器使用特殊的材料、結(jié)構(gòu)和制作工藝，具有非易失性、高可靠性、高集成度、抗輻射性、速度快、功耗低等優(yōu)良特性，在密鑰存儲、射頻識別、航空航天等領(lǐng)域應(yīng)用廣泛。然而，對于PROM存儲器，卻存在編程時(shí)間過長的問題。以Aeroflex公司的UT28F256QLE芯片為例，其編程一位的時(shí)長為85ms，若編程 256kbit的全芯片將耗時(shí)6.19小時(shí)。隨著PROM存儲器容量越來越大，需要編程的位數(shù)越多，編程時(shí)間也越來越長。PROM主要應(yīng)用在在軍事、航空等領(lǐng)域。這些領(lǐng)域的工作往往分秒必爭，過長的編程時(shí)間可能會拖延進(jìn)度甚至貽誤時(shí)機(jī)。因此降低芯片的編程耗時(shí)顯得十分重要。

發(fā)明內(nèi)容

本發(fā)明針對PROM存儲器編程時(shí)間過長的問題，設(shè)計(jì)了一種依據(jù)數(shù)據(jù)特征生成相應(yīng)轉(zhuǎn)碼方案，并將待編程的原始數(shù)據(jù)依生成的轉(zhuǎn)碼方案進(jìn)行轉(zhuǎn)碼從而減少編程耗時(shí)的方法。

由于PROM的編程通過將反熔絲單元擊穿來存儲二進(jìn)制‘1’，因此PROM的編程具有存儲‘1’需耗費(fèi)編程時(shí)間，而存儲‘0’時(shí)不改變單元狀態(tài)而無需耗費(fèi)編程時(shí)間的特點(diǎn)，若通過優(yōu)化編碼即轉(zhuǎn)碼的方式減少需要編程的‘1’的數(shù)量，便可以減少編程所需的時(shí)間。本發(fā)明提供一種減少數(shù)據(jù)中‘1’的個數(shù)的轉(zhuǎn)碼方法。并將該方法應(yīng)用到編程系統(tǒng)中，得到一種具有優(yōu)化功能的PROM存儲器編程系統(tǒng)。

本發(fā)明的技術(shù)方案是：如圖1所示，一種優(yōu)化的PROM編程系統(tǒng)。相比較原有的編程方式，增加了腳本處理并加入了FPGA芯片負(fù)責(zé)解碼。通常對于整機(jī)系統(tǒng)都有用于信號處理的 FPGA芯片，本發(fā)明僅需占用很少的FPGA硬件資源開銷；而對于無FPGA的整機(jī)系統(tǒng)，只需增加小規(guī)模FPGA芯片即可。

其中，原始數(shù)據(jù)為用戶需要的數(shù)據(jù)。

轉(zhuǎn)碼程序?yàn)樨?fù)責(zé)生成轉(zhuǎn)碼方案的軟件，是該系統(tǒng)的核心功能實(shí)現(xiàn)部分。

轉(zhuǎn)碼后的數(shù)據(jù)為腳本生成的優(yōu)化編碼的數(shù)據(jù)。

Verilog文件為腳本生成，用于寫入FPGA生成解碼電路的文件。

上位機(jī)軟件用于將轉(zhuǎn)碼后的數(shù)據(jù)寫入PROM，將verilog文件進(jìn)行編譯寫入FPGA。

PROM編程器用于接收上位機(jī)傳來的優(yōu)化后的編碼的數(shù)據(jù)寫入PROM中。

FPGA編程器用于接收上位機(jī)傳來的FPGA編程數(shù)據(jù)寫入FPGA中。由于PROM的應(yīng)用場景中往往會搭配FPGA使用，因此可以將轉(zhuǎn)碼生成的verilog文件作為模塊編寫入原verilog項(xiàng)目中，以便占用更少的資源。若應(yīng)用場景中并未使用FPGA，那么則需要增加一FPGA芯片。

PROM存儲器芯片用于存儲優(yōu)化后的數(shù)據(jù)。

FPGA芯片用于對PROM中的數(shù)據(jù)進(jìn)行解碼。

應(yīng)用平臺使用PROM時(shí)，將讀出電路的數(shù)據(jù)端接入FPGA的輸入端口，便可由FPGA的輸出端口讀出原始數(shù)據(jù)。