[發(fā)明專利]一種優(yōu)化的PROM存儲器編程燒錄方法的設計有效
| 申請?zhí)枺?/td> | 201710323996.3 | 申請日： | 2017-05-10 |
| 公開（公告）號： | CN107195327B | 公開（公告）日： | 2020-05-08 |
| 發(fā)明（設計）人： | 李建軍;夏春暉 | 申請（專利權）人： | 電子科技大學 |
| 主分類號： | G11C16/10 | 分類號： | G11C16/10 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 611731 四川省成*** | 國省代碼： | 四川;51 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 優(yōu)化 prom 存儲器 編程 方法 設計 | ||
1.一種PROM存儲器燒錄系統(tǒng)，其特征在于，包括：
一個腳本程序，用于對數據進行轉碼并生成解碼電路；腳本程序包括：
轉碼信息模塊，用于生成一個編碼數組，該編碼數組中存有全部256個8位二進制數，并按8位二進制數中“1”的數量從小到大排序；該編碼數組用于提供轉碼信息，該編碼數組直接決定轉碼的方式以及效果；
數據分析模塊，用于統(tǒng)計待燒錄數據中各個字符出現的頻次，并記錄出現的次數信息，將出現的次數與所述編碼數組對照生成轉碼方案；
數據處理模塊，依據所述轉碼方案減少待燒錄數據中二進制“1”的數量，得到優(yōu)化后的數據編碼；
Verilog生成模塊，用于生成Verilog文件，生成的Verilog文件編譯后可編寫入反熔絲FPGA中實現解碼芯片的功能；
將Verilog文件進行編譯寫入FPGA。
2.一種如權利要求1的PROM存儲器燒錄系統(tǒng)，其特征在于：
按照所述轉碼方案，生成逆向的解碼方案并生成數字電路的行為級描述文件Verilog文件。
3.一種如權利要求1的PROM存儲器燒錄系統(tǒng)，其特征在于：
所述依據所述轉碼方案減少待燒錄數據中二進制“1”的數量，具體包括：在保留字符出現次數次序信息的各類編碼方案中，改數據編碼的數值轉化為二進制表示后，其二進制“1”的總位數是最少的。
4.一種如權利要求1的PROM存儲器燒錄系統(tǒng)，其特征在于：
所述Verilog文件為用于生成數字電路的的可綜合的數字電路行為級硬件描述語言文件，具有將所述優(yōu)化后的編碼數據轉換為原始數據的功能。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于電子科技大學，未經電子科技大學許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業(yè)授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201710323996.3/1.html，轉載請聲明來源鉆瓜專利網。
