[發(fā)明專利]具有備用單元的集成電路

有效

• 申請?zhí)枺?/td>: 201710323954.X
• 申請日: 2017-05-09
• 公開（公告）號: CN107452740B
• 公開（公告）日: 2023-08-29
• 發(fā)明（設(shè)計）人: 安德里亞斯·羅蘭·斯特爾;休伯特·馬丁·博德;伊爾漢·哈齊爾納茲
• 申請（專利權(quán)）人: 恩智浦美國有限公司
• 主分類號: H01L27/092
• 分類號: H01L27/092;H01L21/8238
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 倪斌

1.一種集成電路，其特征在于，包括：

第一電壓端（VDD）；

第二電壓端（VSS），其中所述第一電壓端被配置成接收相對于所述第二電壓端的正電壓；

多個邏輯單元，每個邏輯單元包括具有p型通道的一個或多個場效應(yīng)晶體管和具有n型通道的一個或多個場效應(yīng)晶體管，其中每個晶體管具有柵極，且其中所述多個邏輯單元包括單元的常規(guī)子集和單元的備用子集；以及

電連接器，其被配置成：

連接單元的所述常規(guī)子集的所述柵極以便提供功能性邏輯布置；

將單元的所述備用子集的具有p型通道的所述一個或多個場效應(yīng)晶體管的所述柵極連接到所述第一電壓端；

將單元的所述備用子集的具有n型通道的所述一個或多個場效應(yīng)晶體管的所述柵極連接到所述第二電壓端；

將單元的所述備用子集中的至少一個備用子集的具有p型通道的所述一個或多個場效應(yīng)晶體管的所述柵極與所述第一電壓端斷開連接；

將單元的所述至少一個備用子集的具有n型通道的所述一個或多個場效應(yīng)晶體管的所述柵極與所述第二電壓端斷開連接；以及

將單元的所述至少一個備用子集的所述場效應(yīng)晶體管的所述柵極連接到單元的所述常規(guī)子集的所述柵極，以提供修改的功能性邏輯布置。

2.根據(jù)權(quán)利要求1所述的集成電路，其特征在于，所述電連接器包括金屬跡線或?qū)щ娵E線。

3.根據(jù)權(quán)利要求2所述的集成電路，其特征在于，所述金屬跡線或?qū)щ娵E線提供于單個層中。

4.根據(jù)權(quán)利要求1-3中任一項所述的集成電路，其特征在于，每個單元提供邏輯柵極。

5.一種制造集成電路的方法，其特征在于，包括：

形成集成電路襯底，所述集成電路襯底包括：

第一電壓端；

第二電壓端，其中所述第一電壓端被配置成接收相對于所述第二電壓端的正電壓；

多個邏輯單元，每個邏輯單元包括具有p型通道的一個或多個場效應(yīng)晶體管和具有n型通道的一個或多個場效應(yīng)晶體管，其中每個晶體管具有柵極，且其中所述多個邏輯單元包括單元的常規(guī)子集和單元的備用子集；

將單元的所述常規(guī)子集與布置為提供功能性邏輯布置的一個或多個電連接器連接；

使用一個或多個電連接器將單元的所述備用子集的具有p型通道的所述一個或多個場效應(yīng)晶體管的所述柵極連接到所述第一電壓端；

使用一個或多個電連接器將單元的所述備用子集的具有n型通道的所述一個或多個場效應(yīng)晶體管的所述柵極連接到所述第二電壓端；

使用一個或多個電連接器將單元的所述備用子集中的至少一個備用子集的具有p型通道的所述一個或多個場效應(yīng)晶體管的所述柵極與所述第一電壓端斷開連接；

使用一個或多個電連接器將單元的所述至少一個備用子集的具有n型通道的所述一個或多個場效應(yīng)晶體管的所述柵極與所述第二電壓端斷開連接；以及

使用一個或多個電連接器將單元的所述至少一個備用子集的所述場效應(yīng)晶體管的所述柵極連接到單元的所述常規(guī)子集的所述柵極，以提供修改的功能性邏輯布置。

6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述一個或多個電連接器包括金屬跡線或?qū)щ娵E線。

7.根據(jù)權(quán)利要求6所述的方法，其特征在于，半導(dǎo)體襯底包括所述多個單元，所述方法包括將所述金屬跡線或?qū)щ娵E線沉積在襯底的表面上。

8.根據(jù)權(quán)利要求6或7所述的方法，其特征在于，所述金屬跡線或?qū)щ娵E線提供于單個層中。