[發明專利]一種基于VPX平臺的綜合處理系統及軟件設計方法

有效

• 申請號: 201710323590.5
• 申請日: 2017-05-10
• 公開（公告）號: CN107202977B
• 公開（公告）日: 2020-09-01
• 發明（設計）人: 靳永亮;侍偉偉;胡哲;周世平;余翔;黃龍
• 申請（專利權）人: 湖北航天技術研究院總體設計所
• 主分類號: G01S7/02
• 分類號: G01S7/02;G01S7/40
• 代理公司: 武漢智匯為專利代理事務所(普通合伙) 42235
• 代理人: 樊黎

本發明公開了一種基于VPX平臺的綜合處理系統及軟件設計方法，包括設有多個插槽的背板，所述系統為基于標準VPX總線的子母板架構，包括母板和子板，其中所述母板為交換接口板，所述子板為擴展接口板，母板和子板通過XMC連接器進行連接，母板和子板通過X4 SRIO總線通信；所述多個插槽可接插多個其它板卡，所述背板實現所述綜合處理系統內的母板、子板與其它板卡的通信；所述母板、子板雙核ARM Cortex^TM?A9處理器PS運行VxWorks實時操作系統。本發明的綜合處理系統擁有豐富的擴展能力，可以通過更換不同功能的子板滿足不同場景的應用需求，系統具有很強的靈活性，適用范圍廣泛，即模塊實現“貨架化”，可根據應用需求快速搭建針對特定制導應用背景的綜合處理系統。

技術領域

本發明屬于數字信號處理技術領域，具體涉及一種基于VPX平臺的綜合處理系統及軟件設計方法。

背景技術

隨著精確制導飛行器系統工作任務和工作環境需求的不斷變化，對不同制導體制的綜合處理系統的通用化、小型化、可擴展性的要求越來越迫切。

傳統的綜合處理系統多采用DSP+FPGA的架構實現，FPGA主要完成接口和時序控制，DSP主要完成流程控制和復雜算法的實現。板卡主處理芯片的布局布線和數據交互過程相對比較復雜。DSP在進行多任務管理時，需要設置大量中斷寄存器、任務調度不靈活、實時性差。綜合處理系統往往針對某種特定制導體制的應用需求設計，系統架構的硬件成本相對較高，應用環境適應性和可擴展能力差。

VPX是由VITA組織制定的用以滿足惡劣環境下高可靠，高帶寬要求的下一代高級計算平臺標準，模塊間定義了SRIO、PCI Express、Fobre Channel、InfiniBand、Hyper-transport、10Gb以太網等高速串行總線，傳輸速率高達30Gb雙核ARM Cortex^TM-A9處理器PS，并且具有超強的數據處理能力，因此基于VPX架構的通用加固計算機很適用于新一代精確制導飛行器的數據處理系統。

發明內容

針對技術上面臨的缺點和不足，本發明的目的在于提供一種基于VPX平臺的綜合處理系統，包括設有多個插槽的背板，其特征在于，所述系統為基于標準VPX總線的子母板架構，包括母板和子板，其中所述母板為交換接口板，所述子板為擴展接口板，母板和子板通過XMC連接器進行連接，母板和子板通過X4SRIO總線通信；所述多個插槽可接插多個其它板卡，所述背板實現所述綜合處理系統內的母板、子板與其它板卡的通信；

所述交換接口板基于母板ZYNQ-7000處理器、母板SOC芯片和SRIO交換芯片及以太網交換芯片，主要用于實現整個系統的數據交換和綜合控制，所述母板ZYNQ-7000處理器為FPGA+ARM架構，母板雙核ARM Cortex^TM-A9處理器PS和母板可編程邏輯PL集成到一個單獨芯片上，通過內部AXI總線實現母板雙核ARM Cortex^TM-A9處理器PS和母板可編程邏輯PL的高速數據通信；所述母板SOC芯片為FPGA+ARM架構，主要接口包括母板SRIO、MLVDS、SGMII、JTAG、I2C、QSPI、PMBUS、CAN、母板RS422；

所述擴展接口板是交換模塊的擴展接口子板，所述擴展接口板基于子板ZYNQ-7000處理器和子板SOC芯片，主要用于實現對交換模塊進行接口擴展，所述子板ZYNQ-7000處理器為FPGA+ARM架構，子板雙核ARM Cortex^TM-A9處理器PS和子板可編程邏輯PL集成到一個單獨芯片上，通過內部AXI總線實現子板雙核ARM Cortex^TM-A9處理器PS和子板可編程邏輯PL的高速數據通信；所述子板SOC芯片為FPGA+ARM架構，主要接口包括子板SRIO、CameraLink、1553B和子板RS422；