[發(fā)明專利]一種基于VPX平臺(tái)的綜合處理系統(tǒng)及軟件設(shè)計(jì)方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710323590.5
• 申請(qǐng)日: 2017-05-10
• 公開(kāi)（公告）號(hào): CN107202977B
• 公開(kāi)（公告）日: 2020-09-01
• 發(fā)明（設(shè)計(jì)）人: 靳永亮;侍偉偉;胡哲;周世平;余翔;黃龍
• 申請(qǐng)（專利權(quán)）人: 湖北航天技術(shù)研究院總體設(shè)計(jì)所
• 主分類號(hào): G01S7/02
• 分類號(hào): G01S7/02;G01S7/40
• 代理公司: 武漢智匯為專利代理事務(wù)所(普通合伙) 42235
• 代理人: 樊黎

1.一種基于VPX平臺(tái)的綜合處理系統(tǒng)，包括設(shè)有多個(gè)插槽的背板，其特征在于，所述系統(tǒng)為基于標(biāo)準(zhǔn)VPX總線的子母板架構(gòu)，包括母板和子板，其中所述母板為交換接口板，所述子板為擴(kuò)展接口板，母板和子板通過(guò)XMC連接器進(jìn)行連接，母板和子板通過(guò)X4 SRIO總線通信；所述多個(gè)插槽可接插多個(gè)其它板卡，所述背板實(shí)現(xiàn)所述綜合處理系統(tǒng)內(nèi)的母板、子板與其它板卡的通信；

所述交換接口板基于母板ZYNQ-7000處理器、母板SOC芯片和SRIO交換芯片及以太網(wǎng)交換芯片，主要用于實(shí)現(xiàn)整個(gè)系統(tǒng)的數(shù)據(jù)交換和綜合控制，所述母板ZYNQ-7000處理器為FPGA+ARM架構(gòu)，母板雙核ARM Cortex^TM-A9處理器PS和母板可編程邏輯PL集成到一個(gè)單獨(dú)芯片上，通過(guò)內(nèi)部AXI總線實(shí)現(xiàn)母板雙核ARM Cortex^TM-A9處理器PS和母板可編程邏輯PL的高速數(shù)據(jù)通信；所述母板SOC芯片為FPGA+ARM架構(gòu)，主要接口包括母板SRIO、MLVDS、SGMII、JTAG、I2C、QSPI、PMBUS、CAN、母板RS422；

所述擴(kuò)展接口板是交換模塊的擴(kuò)展接口子板，所述擴(kuò)展接口板基于子板ZYNQ-7000處理器和子板SOC芯片，主要用于實(shí)現(xiàn)對(duì)交換模塊進(jìn)行接口擴(kuò)展，所述子板ZYNQ-7000處理器為FPGA+ARM架構(gòu)，子板雙核ARM Cortex^TM-A9處理器PS和子板可編程邏輯PL集成到一個(gè)單獨(dú)芯片上，通過(guò)內(nèi)部AXI總線實(shí)現(xiàn)子板雙核ARM Cortex^TM-A9處理器PS和子板可編程邏輯PL的高速數(shù)據(jù)通信；所述子板SOC芯片為FPGA+ARM架構(gòu)，主要接口包括子板SRIO、CameraLink、1553B和子板RS422；

所述母板ZYNQ-7000處理器和子板ZYNQ-7000處理器內(nèi)的母板、子板雙核ARM Cortex^TM-A9處理器PS和母板、子板可編程邏輯PL運(yùn)行的軟件根據(jù)接口類型和處理能力進(jìn)行任務(wù)劃分，可進(jìn)行多任務(wù)調(diào)度與計(jì)算節(jié)點(diǎn)動(dòng)態(tài)分配；

所述母板、子板雙核ARM Cortex^TM-A9處理器PS運(yùn)行VxWorks實(shí)時(shí)操作系統(tǒng)；

所述母板、子板雙核ARM Cortex^TM-A9處理器PS以及母板、子板可編程邏輯PL運(yùn)行的軟件根據(jù)所述系統(tǒng)的接口類型和處理能力編寫不同內(nèi)容燒寫到所述系統(tǒng)內(nèi)實(shí)現(xiàn)所述系統(tǒng)按需重構(gòu)；

所述綜合處理系統(tǒng)還通過(guò)所述多個(gè)插槽的背板連接通用信號(hào)處理板，通過(guò)所述CameraLink接口外接光學(xué)探測(cè)器，構(gòu)建光學(xué)導(dǎo)引系統(tǒng)，用于光學(xué)制導(dǎo)的綜合處理，實(shí)現(xiàn)完整的光學(xué)導(dǎo)引系統(tǒng)的流程控制和信號(hào)處理；

所述通用信號(hào)處理板采用多片DSP6678多核處理器的處理架構(gòu)；

所述綜合處理系統(tǒng)還通過(guò)所述多個(gè)插槽的背板連接多通道AD/DA板和通用信號(hào)處理板，并通過(guò)外接天線前端，構(gòu)建雷達(dá)導(dǎo)引系統(tǒng)，實(shí)現(xiàn)完整的雷達(dá)導(dǎo)引系統(tǒng)的流程控制和信號(hào)處理；

所述多通道AD/DA板集成多通道AD/DA和FPGA處理器；

綜合處理軟件根據(jù)所述綜合處理系統(tǒng)的接口類型和處理能力進(jìn)行任務(wù)劃分，并進(jìn)行多任務(wù)調(diào)度與計(jì)算節(jié)點(diǎn)動(dòng)態(tài)分配，進(jìn)行復(fù)雜的流程控制，算法的可并行化運(yùn)算的部分可結(jié)合母板、子板可編程邏輯PL的資源使用情況和母板、子板雙核ARM Cortex^TM-A9處理器PS的處理能力將算法拆分成不同的子模塊由兩者協(xié)同運(yùn)算，通過(guò)母板、子板雙核ARM Cortex^TM-A9處理器PS與母板、子板可編程邏輯PL之間的高速接口中間結(jié)果的交互，滿足所述綜合處理系統(tǒng)的實(shí)時(shí)性并降低算法實(shí)現(xiàn)難度的需求，提升處理性能；

所述綜合處理軟件包括實(shí)現(xiàn)與控制系統(tǒng)、天線前端、遙測(cè)系統(tǒng)、數(shù)據(jù)記錄裝置及VPX平臺(tái)其它板卡間的通信，還包括實(shí)現(xiàn)命令解析與應(yīng)答、總體流程控制的任務(wù)，相應(yīng)地所述綜合處理軟件包括與控制系統(tǒng)通信模塊、與天線前端通信模塊、與遙測(cè)系統(tǒng)通信模塊、與數(shù)據(jù)記錄裝置通信模塊、與其它板卡通信模塊：

綜合處理軟件與控制系統(tǒng)通過(guò)通用串行總線進(jìn)行通信；子板可編程邏輯PL主要實(shí)現(xiàn)總線接口控制任務(wù)及與片內(nèi)子板雙核ARM Cortex^TM-A9處理器PS之間的數(shù)據(jù)交互；子板雙核ARM Cortex^TM-A9處理器PS主要實(shí)現(xiàn)數(shù)據(jù)格式轉(zhuǎn)換及與片內(nèi)子板可編程邏輯PL數(shù)據(jù)交互，將收到的有效數(shù)據(jù)封裝成協(xié)議規(guī)定長(zhǎng)度的SRIO消息發(fā)送給母板ZYNQ-7000處理器，將母板ZYNQ-7000處理器發(fā)送的SRIO消息中的數(shù)據(jù)包提取后經(jīng)片內(nèi)子板可編程邏輯PL控制接口芯片發(fā)送至控制系統(tǒng)；母板可編程邏輯PL主要實(shí)現(xiàn)SRIO總線接口控制任務(wù)及母板可編程邏輯PL和母板雙核ARM Cortex^TM-A9處理器PS之間的數(shù)據(jù)交互；母板雙核ARM Cortex^TM-A9處理器PS主要實(shí)現(xiàn)指令解析并根據(jù)指令解析結(jié)果，執(zhí)行模板數(shù)據(jù)加載、實(shí)時(shí)參數(shù)解算和分發(fā)，通信流程控制，完成信息綜合與指令應(yīng)答工作流程；母板雙核ARM Cortex^TM-A9處理器PS同時(shí)完成與片內(nèi)母板可編程邏輯PL之間的數(shù)據(jù)交互，將命令應(yīng)答信息封裝成協(xié)議規(guī)定長(zhǎng)度的SRIO消息經(jīng)片內(nèi)母板可編程邏輯PL發(fā)送至子板ZYNQ-7000處理器；

綜合處理軟件與天線前端采用通用串行總線通信，采用HDLC通信協(xié)議；母板雙核ARMCortex^TM-A9處理器PS根據(jù)命令解析結(jié)果，根據(jù)總體流程控制和天線前端進(jìn)行通信，將命令幀通過(guò)片內(nèi)母板可編程邏輯PL發(fā)送至天線前端，將收到的天線前端返回的命令應(yīng)答幀中提取有效信息，根據(jù)天線前端工作時(shí)序完成總體流程控制，流程執(zhí)行完成后將信息綜合后打包成總線消息返回控制系統(tǒng)；母板可編程邏輯PL實(shí)現(xiàn)與天線前端通信的HDLC協(xié)議，將母板雙核ARM Cortex^TM-A9處理器PS發(fā)送的命令幀按照HDLC協(xié)議發(fā)送給天線前端，將天線前端按照HDLC協(xié)議返回的命令應(yīng)答幀通過(guò)內(nèi)部接口發(fā)送給母板雙核ARM Cortex^TM-A9處理器PS進(jìn)行數(shù)據(jù)幀有效性判斷和信息提取；

綜合處理軟件與遙測(cè)系統(tǒng)通過(guò)通用串行總線進(jìn)行通信，采用HDLC通信協(xié)議；子板可編程邏輯PL實(shí)現(xiàn)與遙測(cè)系統(tǒng)通信的HDLC協(xié)議，接收并解析遙測(cè)系統(tǒng)按照HDLC協(xié)議定時(shí)發(fā)送的請(qǐng)求幀；子板可編程邏輯PL將通過(guò)子板雙核ARM Cortex^TM-A9處理器PS處理獲取的需要通過(guò)遙測(cè)下傳的數(shù)據(jù)打上時(shí)標(biāo)信息后按照HDLC協(xié)議送給至遙測(cè)系統(tǒng)，若子板雙核ARM Cortex^TM-A9處理器PS處理無(wú)需要下傳的數(shù)據(jù)則下傳遙測(cè)數(shù)據(jù)幀為只包含時(shí)標(biāo)信息的全零幀；

綜合處理軟件與數(shù)據(jù)記錄裝置通過(guò)以太網(wǎng)進(jìn)行通信，采用UDP通信協(xié)議；母板ZYNQ-7000處理器RGMII接口通過(guò)PHY芯片實(shí)現(xiàn)SGMII與RGMII接口轉(zhuǎn)換后與以太網(wǎng)交換芯片相連接；母板雙核ARM Cortex^TM-A9處理器PS通過(guò)以太網(wǎng)交換芯片路由后實(shí)現(xiàn)與數(shù)據(jù)記錄裝置的通信；綜合處理系統(tǒng)配電工作后，當(dāng)收到其它板卡發(fā)送的DoorBell通知一幀記錄數(shù)據(jù)發(fā)送完成后，母板雙核ARM Cortex^TM-A9處理器PS控制將DDR3緩存的記錄數(shù)據(jù)和對(duì)應(yīng)的輔助信息、控制系統(tǒng)發(fā)送的命令按照UDP協(xié)議發(fā)送至數(shù)據(jù)記錄裝置；

綜合處理軟件運(yùn)行的綜合處理系統(tǒng)與其它板卡通過(guò)VPX平臺(tái)的背板連接，綜合處理系統(tǒng)與其它板卡之間，以及其它板卡之間均通過(guò)SRIO高速總線完成通信；母板雙核ARMCortex^TM-A9處理器PS主要完成SRIO總線數(shù)據(jù)存儲(chǔ)空間分配，根據(jù)接收數(shù)據(jù)的SRIO地址和DoorBell類型從DDR3中讀取數(shù)據(jù)完成數(shù)據(jù)轉(zhuǎn)發(fā)和數(shù)據(jù)處理；母板可編程邏輯PL主要完成SRIO接口控制及與母板雙核ARM Cortex^TM-A9處理器PS的數(shù)據(jù)交互，根據(jù)母板雙核ARMCortex^TM-A9處理器PS分配的地址空間控制將收到的數(shù)據(jù)存儲(chǔ)到外掛的DDR3存儲(chǔ)器中；母板雙核ARM Cortex^TM-A9處理器PS根據(jù)總體流程控制將需要發(fā)送給相應(yīng)其它板卡的數(shù)據(jù)經(jīng)由母板可編程邏輯PL發(fā)送至SRIO交換芯片，SRIO交換芯片根據(jù)源ID和目標(biāo)ID路由后經(jīng)由VPX平臺(tái)背板發(fā)送至相應(yīng)的其它板卡。