[發明專利]一種基于VPX平臺的綜合處理系統及軟件設計方法

有效

• 申請號: 201710323590.5
• 申請日: 2017-05-10
• 公開（公告）號: CN107202977B
• 公開（公告）日: 2020-09-01
• 發明（設計）人: 靳永亮;侍偉偉;胡哲;周世平;余翔;黃龍
• 申請（專利權）人: 湖北航天技術研究院總體設計所
• 主分類號: G01S7/02
• 分類號: G01S7/02;G01S7/40
• 代理公司: 武漢智匯為專利代理事務所(普通合伙) 42235
• 代理人: 樊黎

1.一種基于VPX平臺的綜合處理系統，包括設有多個插槽的背板，其特征在于，所述系統為基于標準VPX總線的子母板架構，包括母板和子板，其中所述母板為交換接口板，所述子板為擴展接口板，母板和子板通過XMC連接器進行連接，母板和子板通過X4 SRIO總線通信；所述多個插槽可接插多個其它板卡，所述背板實現所述綜合處理系統內的母板、子板與其它板卡的通信；

所述交換接口板基于母板ZYNQ-7000處理器、母板SOC芯片和SRIO交換芯片及以太網交換芯片，主要用于實現整個系統的數據交換和綜合控制，所述母板ZYNQ-7000處理器為FPGA+ARM架構，母板雙核ARM Cortex^TM-A9處理器PS和母板可編程邏輯PL集成到一個單獨芯片上，通過內部AXI總線實現母板雙核ARM Cortex^TM-A9處理器PS和母板可編程邏輯PL的高速數據通信；所述母板SOC芯片為FPGA+ARM架構，主要接口包括母板SRIO、MLVDS、SGMII、JTAG、I2C、QSPI、PMBUS、CAN、母板RS422；

所述擴展接口板是交換模塊的擴展接口子板，所述擴展接口板基于子板ZYNQ-7000處理器和子板SOC芯片，主要用于實現對交換模塊進行接口擴展，所述子板ZYNQ-7000處理器為FPGA+ARM架構，子板雙核ARM Cortex^TM-A9處理器PS和子板可編程邏輯PL集成到一個單獨芯片上，通過內部AXI總線實現子板雙核ARM Cortex^TM-A9處理器PS和子板可編程邏輯PL的高速數據通信；所述子板SOC芯片為FPGA+ARM架構，主要接口包括子板SRIO、CameraLink、1553B和子板RS422；

所述母板ZYNQ-7000處理器和子板ZYNQ-7000處理器內的母板、子板雙核ARM Cortex^TM-A9處理器PS和母板、子板可編程邏輯PL運行的軟件根據接口類型和處理能力進行任務劃分，可進行多任務調度與計算節點動態分配；

所述母板、子板雙核ARM Cortex^TM-A9處理器PS運行VxWorks實時操作系統；

所述母板、子板雙核ARM Cortex^TM-A9處理器PS以及母板、子板可編程邏輯PL運行的軟件根據所述系統的接口類型和處理能力編寫不同內容燒寫到所述系統內實現所述系統按需重構；

所述綜合處理系統還通過所述多個插槽的背板連接通用信號處理板，通過所述CameraLink接口外接光學探測器，構建光學導引系統，用于光學制導的綜合處理，實現完整的光學導引系統的流程控制和信號處理；

所述通用信號處理板采用多片DSP6678多核處理器的處理架構；

所述綜合處理系統還通過所述多個插槽的背板連接多通道AD/DA板和通用信號處理板，并通過外接天線前端，構建雷達導引系統，實現完整的雷達導引系統的流程控制和信號處理；

所述多通道AD/DA板集成多通道AD/DA和FPGA處理器；

綜合處理軟件根據所述綜合處理系統的接口類型和處理能力進行任務劃分，并進行多任務調度與計算節點動態分配，進行復雜的流程控制，算法的可并行化運算的部分可結合母板、子板可編程邏輯PL的資源使用情況和母板、子板雙核ARM Cortex^TM-A9處理器PS的處理能力將算法拆分成不同的子模塊由兩者協同運算，通過母板、子板雙核ARM Cortex^TM-A9處理器PS與母板、子板可編程邏輯PL之間的高速接口中間結果的交互，滿足所述綜合處理系統的實時性并降低算法實現難度的需求，提升處理性能；

所述綜合處理軟件包括實現與控制系統、天線前端、遙測系統、數據記錄裝置及VPX平臺其它板卡間的通信，還包括實現命令解析與應答、總體流程控制的任務，相應地所述綜合處理軟件包括與控制系統通信模塊、與天線前端通信模塊、與遙測系統通信模塊、與數據記錄裝置通信模塊、與其它板卡通信模塊：

綜合處理軟件與控制系統通過通用串行總線進行通信；子板可編程邏輯PL主要實現總線接口控制任務及與片內子板雙核ARM Cortex^TM-A9處理器PS之間的數據交互；子板雙核ARM Cortex^TM-A9處理器PS主要實現數據格式轉換及與片內子板可編程邏輯PL數據交互，將收到的有效數據封裝成協議規定長度的SRIO消息發送給母板ZYNQ-7000處理器，將母板ZYNQ-7000處理器發送的SRIO消息中的數據包提取后經片內子板可編程邏輯PL控制接口芯片發送至控制系統；母板可編程邏輯PL主要實現SRIO總線接口控制任務及母板可編程邏輯PL和母板雙核ARM Cortex^TM-A9處理器PS之間的數據交互；母板雙核ARM Cortex^TM-A9處理器PS主要實現指令解析并根據指令解析結果，執行模板數據加載、實時參數解算和分發，通信流程控制，完成信息綜合與指令應答工作流程；母板雙核ARM Cortex^TM-A9處理器PS同時完成與片內母板可編程邏輯PL之間的數據交互，將命令應答信息封裝成協議規定長度的SRIO消息經片內母板可編程邏輯PL發送至子板ZYNQ-7000處理器；

綜合處理軟件與天線前端采用通用串行總線通信，采用HDLC通信協議；母板雙核ARMCortex^TM-A9處理器PS根據命令解析結果，根據總體流程控制和天線前端進行通信，將命令幀通過片內母板可編程邏輯PL發送至天線前端，將收到的天線前端返回的命令應答幀中提取有效信息，根據天線前端工作時序完成總體流程控制，流程執行完成后將信息綜合后打包成總線消息返回控制系統；母板可編程邏輯PL實現與天線前端通信的HDLC協議，將母板雙核ARM Cortex^TM-A9處理器PS發送的命令幀按照HDLC協議發送給天線前端，將天線前端按照HDLC協議返回的命令應答幀通過內部接口發送給母板雙核ARM Cortex^TM-A9處理器PS進行數據幀有效性判斷和信息提??；

綜合處理軟件與遙測系統通過通用串行總線進行通信，采用HDLC通信協議；子板可編程邏輯PL實現與遙測系統通信的HDLC協議，接收并解析遙測系統按照HDLC協議定時發送的請求幀；子板可編程邏輯PL將通過子板雙核ARM Cortex^TM-A9處理器PS處理獲取的需要通過遙測下傳的數據打上時標信息后按照HDLC協議送給至遙測系統，若子板雙核ARM Cortex^TM-A9處理器PS處理無需要下傳的數據則下傳遙測數據幀為只包含時標信息的全零幀；

綜合處理軟件與數據記錄裝置通過以太網進行通信，采用UDP通信協議；母板ZYNQ-7000處理器RGMII接口通過PHY芯片實現SGMII與RGMII接口轉換后與以太網交換芯片相連接；母板雙核ARM Cortex^TM-A9處理器PS通過以太網交換芯片路由后實現與數據記錄裝置的通信；綜合處理系統配電工作后，當收到其它板卡發送的DoorBell通知一幀記錄數據發送完成后，母板雙核ARM Cortex^TM-A9處理器PS控制將DDR3緩存的記錄數據和對應的輔助信息、控制系統發送的命令按照UDP協議發送至數據記錄裝置；

綜合處理軟件運行的綜合處理系統與其它板卡通過VPX平臺的背板連接，綜合處理系統與其它板卡之間，以及其它板卡之間均通過SRIO高速總線完成通信；母板雙核ARMCortex^TM-A9處理器PS主要完成SRIO總線數據存儲空間分配，根據接收數據的SRIO地址和DoorBell類型從DDR3中讀取數據完成數據轉發和數據處理；母板可編程邏輯PL主要完成SRIO接口控制及與母板雙核ARM Cortex^TM-A9處理器PS的數據交互，根據母板雙核ARMCortex^TM-A9處理器PS分配的地址空間控制將收到的數據存儲到外掛的DDR3存儲器中；母板雙核ARM Cortex^TM-A9處理器PS根據總體流程控制將需要發送給相應其它板卡的數據經由母板可編程邏輯PL發送至SRIO交換芯片，SRIO交換芯片根據源ID和目標ID路由后經由VPX平臺背板發送至相應的其它板卡。