[發(fā)明專利]鰭式結(jié)構(gòu)的制作方法

在審

• 申請?zhí)枺?/td>: 201710322133.4
• 申請日: 2017-05-09
• 公開（公告）號: CN108878525A
• 公開（公告）日: 2018-11-23
• 發(fā)明（設(shè)計）人: 張海洋;紀世良
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 屈蘅;李時云

本發(fā)明揭示了一種鰭式結(jié)構(gòu)的制作方法，包括提供半導體襯底，所述半導體襯底上形成有多個鰭；在所述半導體襯底上和所述多個鰭上形成氧化層；使得所述氧化層的上表面平整；回刻所述氧化層至暴露出所述多個鰭的部分高度。由此，通過使得氧化層的上表面平整，確保了之后回刻暴露出的多個鰭的高度相同，提高了鰭式結(jié)構(gòu)的均勻性。

技術(shù)領(lǐng)域

本發(fā)明涉及半導體技術(shù)領(lǐng)域，特別是涉及一種鰭式結(jié)構(gòu)的制作方法。

背景技術(shù)

隨著半導體元件尺寸的縮小，維持小尺寸半導體元件的效能是目前業(yè)界的主要目標。然而，隨著鰭式場效應(yīng)晶體管(FinField-EffectTransistor，F(xiàn)inFET)元件尺寸持續(xù)地縮小，平面式鰭式場效應(yīng)晶體管的制作方法元件的發(fā)展已面臨制作工藝上的極限。非平面式鰭式場效應(yīng)晶體管的制作方法元件，具有立體結(jié)構(gòu)可增加與柵極之間接觸面積，進而提升柵極對于通道區(qū)域的控制，儼然已取代平面式鰭式場效應(yīng)晶體管的制作方法，成為目前的主流發(fā)展趨勢。

但在尺寸微縮的要求下，各鰭寬度漸窄，而鰭之間的間距也漸縮小。因此，其制作工藝也面臨許多限制與挑戰(zhàn)。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種鰭式結(jié)構(gòu)的制作方法，提高鰭式結(jié)構(gòu)的均勻性。

為解決上述技術(shù)問題，本發(fā)明提供一種鰭式結(jié)構(gòu)的制作方法，包括：

提供半導體襯底，所述半導體襯底上形成有多個鰭；

在所述半導體襯底上和所述多個鰭上形成氧化層；

使得所述氧化層的上表面平整；

回刻所述氧化層至暴露出所述多個鰭的部分高度。

可選的，對于所述的鰭式結(jié)構(gòu)的制作方法，使得所述氧化層的上表面平整包括：先采用化學機械研磨工藝對所述氧化層進行處理，再采用干法刻蝕對所述氧化層進行處理，以使得所述氧化層的上表面平整。

可選的，對于所述的鰭式結(jié)構(gòu)的制作方法，所述干法刻蝕為采用蜂窩狀靜電吸盤刻蝕設(shè)備進行刻蝕。

可選的，對于所述的鰭式結(jié)構(gòu)的制作方法，所述干法刻蝕為采用包括氟的氣體進行刻蝕。

可選的，對于所述的鰭式結(jié)構(gòu)的制作方法，在提供半導體襯底，所述半導體襯底上形成有多個鰭中，所述多個鰭上還形成有第一掩膜層。

可選的，對于所述的鰭式結(jié)構(gòu)的制作方法，所述氧化層還形成在所述第一掩膜層上。

可選的，對于所述的鰭式結(jié)構(gòu)的制作方法，所述使得所述氧化層的上表面平整為使得所述氧化層與所述第一掩膜層頂端齊平。

可選的，對于所述的鰭式結(jié)構(gòu)的制作方法，使得所述氧化層的上表面平整之后；在回刻所述氧化層至暴露出所述多個鰭的部分高度之前，所述鰭式結(jié)構(gòu)制作方法還包括：去除所述第一掩膜層。

可選的，對于所述的鰭式結(jié)構(gòu)的制作方法，采用濕法刻蝕去除所述第一掩膜層。

可選的，對于所述的鰭式結(jié)構(gòu)的制作方法，采用干法刻蝕回刻所述氧化層。

可選的，對于所述的鰭式結(jié)構(gòu)的制作方法，回刻所述氧化層至暴露出所述多個鰭的部分高度之后，所述鰭式結(jié)構(gòu)制作方法還包括：

形成第二掩膜層覆蓋所述多個鰭中的一部分，另一部分暴露出來；

對暴露出來的另一部分鰭進行原位氧化。

可選的，對于所述的鰭式結(jié)構(gòu)的制作方法，所述第二掩膜層為光阻層。