[發(fā)明專利]垂直隧穿負微分電阻器件

有效

• 申請?zhí)枺?/td>: 201710321221.2
• 申請日: 2011-12-22
• 公開（公告）號: CN107275392B
• 公開（公告）日: 2020-12-01
• 發(fā)明（設(shè)計）人: R·皮拉里塞泰
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: H01L29/10
• 分類號: H01L29/10;H01L29/739;H01L29/772;H01L29/778;H01L21/331;H01L21/335;H01L29/205
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 林金朝;王英

本公開內(nèi)容涉及微電子器件的制造，該微電子器件具有形成在其中的至少一個負微分電阻器件。在至少一個實施例中，可以利用量子阱來形成所述負微分電阻器件。本說明書的負微分電阻器件的實施例可以達到高的峰值驅(qū)動電流以實現(xiàn)高性能，并且可以達到高的峰谷電流比以實現(xiàn)低功耗和噪聲容限，這允許它們用于邏輯和/或存儲器集成電路。

本申請為分案申請，其原申請是于2013年11月29日(國際申請日為2011年12月22日)向中國專利局提交的專利申請，申請?zhí)枮?01180071330.4，發(fā)明名稱為“垂直隧穿負微分電阻器件”。

技術(shù)領(lǐng)域

本公開內(nèi)容總體上涉及可以包括形成在其中的負微分電阻器件的微電子器件的制造。

背景技術(shù)

概括地說，本公開內(nèi)容涉及可以包括形成在其中的負微分電阻器件的微電子器件的制造。

發(fā)明內(nèi)容

根據(jù)本公開內(nèi)容的實施例，一種微電子器件包括：微電子襯底；所述微電子襯底上的緩沖層；所述緩沖層上的底部阻擋層；所述底部阻擋層上的下量子阱；所述下量子阱上的阻擋層；所述阻擋層上的上量子阱；所述上量子阱上的頂部阻擋層；所述頂部阻擋層上的柵極，所述柵極包括柵極電極和位于所述柵極電極與所述頂部阻擋層之間的柵極電介質(zhì)；上量子阱接觸部，其延伸穿過所述頂部阻擋層并且耦合到所述上量子阱；以及下量子阱接觸部，其耦合到所述下量子阱，其中，所述下量子阱接觸部延伸穿過所述頂部阻擋層、所述上量子阱、以及所述阻擋層，并且其中，所述下量子阱接觸部利用電介質(zhì)材料與所述頂部阻擋層和所述上量子阱電隔離。

根據(jù)本公開內(nèi)容的另一實施例，一種制造微電子器件的方法包括：提供微電子襯底；在所述微電子襯底上形成緩沖層；在所述緩沖層上形成底部阻擋層；在所述底部阻擋層上形成下量子阱；在所述下量子阱上形成阻擋層；在所述阻擋層上形成上量子阱；在所述上量子阱上形成頂部阻擋層；所述頂部阻擋層上形成柵極，包括在所述頂部阻擋層上形成柵極電介質(zhì)以及在所述柵極電介質(zhì)上形成柵極電極；形成上量子阱接觸部，所述上量子阱接觸部延伸穿過所述頂部阻擋層并且耦合到所述上量子阱；以及形成耦合到所述下量子阱的下量子阱接觸部，包括：形成穿過所述頂部阻擋層和所述上量子阱的開口部；在所述開口部的側(cè)壁上沉積電介質(zhì)材料；使所述開口部延伸穿過所述阻擋層，以暴露所述下量子阱的一部分；以及沉積導電材料以填充所述開口部。

附圖說明

本公開內(nèi)容的主題將在說明書的總結(jié)部分被特別指出并清楚地要求。從下面的描述和所附的權(quán)利要求、并且結(jié)合附圖，本公開內(nèi)容的前述及其他特點將得以更加完整體現(xiàn)。應(yīng)當理解這些附圖描述了根據(jù)本公開內(nèi)容的僅僅幾個實施例，因此并不能認為是對其范圍的限制。將通過使用附圖而以附加的特性和細節(jié)對本公開內(nèi)容進行描述，使得可以更容易確定本公開內(nèi)容的優(yōu)點，其中：

圖1-13示出了根據(jù)本說明書的實施例的形成垂直隧穿負微分電阻器件的過程的側(cè)截面示意圖。

圖14示出了根據(jù)本說明書的實施例的電流流過垂直隧穿負微分電阻器件的側(cè)截面示意圖。

圖15是根據(jù)本說明書的實施例的系統(tǒng)的示意圖。

具體實施方式