[發明專利]內存參數調節方法、裝置及設備

有效

• 申請號: 201710318597.8
• 申請日: 2017-05-08
• 公開（公告）號: CN108874686B
• 公開（公告）日: 2021-08-03
• 發明（設計）人: 劉志嘉;黃帥
• 申請（專利權）人: 龍芯中科技術股份有限公司
• 主分類號: G06F12/06
• 分類號: G06F12/06
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 宋揚;劉芳

1.一種內存參數調節方法，其特征在于，應用于內存控制器，所述方法包括：

按照預設值逐步減小內存芯片的初始讀時延，直至接收到內存芯片根據減小后的初始讀時延發送的數據選通信號DQS信號與時鐘信號的上升沿對齊時，得到所述內存芯片的第一讀時延；

按照預設值逐步減小內存芯片的初始寫時延，直至所述內存芯片接收所述內存控制器根據減小后的初始寫時延發送的DQS信號與所述時鐘信號的上升沿對齊時，得到所述內存芯片的第一寫時延；

檢測接收到的所述內存芯片根據所述第一讀時延發送的DQS信號的起始位置是否正確，若否，則將所述第一讀時延減小預設時鐘周期，直至所述內存芯片接收到的DQS信號的起始位置正確，得到調節后的第一讀時延；

根據所述第一寫時延，向所述內存芯片的預設地址中寫入第一數據；根據所述第一讀時延，在所述內存芯片的預設地址讀取第二數據；根據所述第一數據和所述第二數據判斷讀寫測試結果是否正確，若否，則將所述第一寫時延減小預設時鐘周期，直至所述讀寫測試結果正確。

2.根據權利要求1所述的方法，其特征在于，按照預設值逐步減小內存芯片的初始讀時延，直至接收到內存芯片根據減小后的初始讀時延發送的數據選通信號DQS信號與時鐘信號的上升沿對齊時，得到所述內存芯片的第一讀時延，包括：

接收所述內存芯片根據所述初始讀時延發送的DQS信號；

若接收到的DQS信號與所述時鐘信號的上升沿未對齊，則按照預設值逐步減小所述初始讀時延，直至接收到所述內存芯片根據每次減小后的初始讀時延發送的DQS信號與所述時鐘信號的上升沿對齊；

將接收到的DQS信號與所述時鐘信號的上升沿對齊時的讀時延，確定為所述第一讀時延。

3.根據權利要求1或2所述的方法，其特征在于，按照預設值逐步減小內存芯片的初始寫時延，直至所述內存芯片接收所述內存控制器根據減小后的初始寫時延發送的DQS信號與所述時鐘信號的上升沿對齊時，得到所述內存芯片的第一寫時延，包括：

獲取所述內存芯片的初始寫時延；

根據所述初始寫時延向所述內存芯片發送DQS信號；

若未接收到所述內存芯片發送的對齊信號，則按照預設值逐步減小所述初始寫時延，直至接收到所述內存芯片發送的對齊信號，所述對齊信號用于指示所述內存芯片接收到所述內存控制器根據減小后的初始寫時延發送的DQS信號與所述時鐘信號上升沿對齊；

將接收到對齊信號時的寫時延確定為所述第一寫時延。

4.根據權利要求1或2所述的方法，其特征在于，檢測接收到的所述內存芯片根據所述第一讀時延發送的DQS信號的起始位置是否正確，包括：

將所述第一讀時延減小N個時鐘周期，得到第二讀時延，所述N大于0.5且小于1；

獲取在所述N個時鐘周期內所述內存芯片發送的數據信號；

判斷所述數據信號是否全為零；

若是，則確定所述內存芯片根據所述第一讀時延發送的DQS信號的起始位置正確；

若否，則確定所述內存芯片根據所述第一讀時延發送的DQS信號的起始位置錯誤。

5.根據權利要求1或2所述的方法，其特征在于，所述根據所述第一數據和所述第二數據判斷讀寫測試結果是否正確，包括：

判斷所述第一數據和所述第二數據是否相同；

若是，則確定所述讀寫測試結果正確；

若否，則確定所述讀寫測試結果錯誤。