[發明專利]用于FD-SOI裝置的后柵極偏置的方法、裝置及系統

有效

• 申請號: 201710317142.4
• 申請日: 2017-05-08
• 公開（公告）號: CN107452798B
• 公開（公告）日: 2021-01-15
• 發明（設計）人: T·G·麥凱
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 北京戈程知識產權代理有限公司 11314
• 代理人: 程偉;王錦陽

1.一種形成半導體裝置的方法，該方法包括：

在硅襯底上方形成P襯底層；

在該P襯底層上方形成三阱；

形成第一P阱結構，以定義第一晶體管的第一后柵極，從而該三阱將該第一P阱結構與該P襯底層隔離；

在該第一后柵極上方形成第一氧化物層；

在該第一氧化物層上方形成第一氧化物上硅(SOI)層；

形成第一源區、第一漏區以及第一前柵區，以形成包括該第一后柵極及該第一前柵極的該第一晶體管；

形成第二P阱結構，以定義第二晶體管的第二后柵極，從而該三阱將該第二P阱結構與該P襯底層隔離；

在該第二后柵極上方形成第二氧化物層；

在該第二氧化物層上方形成第二SOI層；

形成第二源區、第二漏區以及第二前柵區，以形成包括該第二后柵極及該第二前柵極的該第二晶體管；以及

鄰近該第一P阱結構形成第二N阱區，以將該第一P阱結構與該P襯底層隔離；

鄰近該第二P阱結構形成第三N阱區，以將該第二P阱結構與該P襯底層隔離。

2.如權利要求1所述的方法，還包括在該三阱上方形成第一N阱區，以將該第一后柵極與該第二后柵極隔離。

3.如權利要求1所述的方法，其中：

在該第一P阱的部分上方形成第一P+結構，以將偏置電壓信號與該第一后柵極連接，從而控制該第一晶體管的操作閾值、操作電壓及電流密度的至少其中之一；以及

在該第二P阱的部分上方形成第二P+結構，以將偏置電壓信號與該第二后柵極連接，從而控制該第二晶體管的操作閾值、操作電壓及電流密度的至少其中之一。

4.如權利要求1所述的方法，其中：

在該第三N阱區的部分上方形成N+區，以提供至N阱二極管電壓的連接；以及

在該P襯底層的部分上方形成P+區，以提供至P襯底電壓的連接。

5.如權利要求1所述的方法，還包括形成偏置電路，該偏置電路經配置以：

向該第一后柵極提供第一偏置信號，以控制該第一晶體管的閾值、操作電壓及電流密度的至少其中之一；以及

向該第二后柵極提供第二偏置信號，以控制該第二晶體管的閾值、操作電壓及電流密度的至少其中之一。

6.一種半導體裝置，包括：

信號處理單元，用以處理輸入信號以提供輸出信號，該信號處理單元包括：

第一晶體管，其中，該第一晶體管包括與第一前柵極電性耦接的第一后柵極；以及

第二晶體管，與該第一晶體管操作性耦接，其中，該第二晶體管包括與第二前柵極電性耦接的第二后柵極；

其中，第一P阱結構用以定義該第一晶體管的該第一后柵極，從而三阱將該第一P阱結構與P襯底層隔離，以及第二P阱結構用定義該第二晶體管的該第二后柵極，從而該三阱將該第二P阱結構與該P襯底層隔離；以及

其中，第二N阱區鄰近該第一P阱結構，以將該第一P阱結構與該P襯底層隔離，以及第三N阱區鄰近該第二P阱結構，以將該第二P阱結構與該P襯底層隔離；

增益電路，用以在該輸出信號上提供增益；以及

偏置電路，用以向該第一后柵極提供第一偏置信號并向該第二后柵極提供第二偏置信號。

7.如權利要求6所述的半導體裝置，其中，該第一晶體管為PMOS裝置且該第二晶體管為NMOS裝置。

8.如權利要求7所述的半導體裝置，其中，該第一偏置信號為正信號電壓信號且該第二偏置信號為負電壓信號。

9.如權利要求6所述的半導體裝置，其中，該增益電路經調整以提供該輸出信號的單位增益及放大的至少其中之一。

10.如權利要求6所述的半導體裝置，其中，該輸入信號為射頻信號。

11.如權利要求6所述的半導體裝置，其中，該第一晶體管的漏極與該第二晶體管的漏極電性耦接，其中，輸出信號節點與該第一晶體管的該漏極耦接。