[發明專利]一種具有自適應高階補償的高精度帶隙基準源

有效

• 申請號: 201710315819.0
• 申請日: 2017-05-08
• 公開（公告）號: CN107121997B
• 公開（公告）日: 2018-08-10
• 發明（設計）人: 周澤坤;曹建文;張家豪;汪堯;石躍;張波
• 申請（專利權）人: 電子科技大學
• 主分類號: G05F1/567
• 分類號: G05F1/567
• 代理公司: 成都點睛專利代理事務所(普通合伙) 51232
• 代理人: 孫一峰

1.一種具有自適應高階補償的高精度帶隙基準源，包括啟動與高精度偏置電路、自適應高階補償電路和帶隙基準核心電路；其特征在于，

所述啟動與高精度偏置電路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第一NMOS管MN1、第二NMOS管MN2、第三NPN三極管Q3、第四NPN三極管Q4、第五NPN三極管Q5、第六NPN三極管Q6、第八電阻R8、第九電阻R9和第一電容C1；

第一PMOS管MP1的源極接電源VCC，其柵極接第一偏置電壓V1，其漏極通過第八電阻R8后接地；第一電容C1和第八電阻R8并聯；

第二PMOS管MP2的源極接電源VCC，其柵極接第一PMOS管MP1的漏極；

第三PMOS管MP3的源極接電源VCC，其柵極接第一偏置電壓V1；

第二PMOS管MP2的漏極與第三PMOS管MP3的漏極連接，第五NPN三極管Q5的集電極和基極接第二PMOS管MP2漏極與第三PMOS管MP3漏極的連接點；第三NPN三極管Q3的集電極和基極接第五NPN三極管Q5的發射極，第三NPN三極管Q3的發射極接地；

第四PMOS管MP4的源極接電源VCC，其柵極接第一偏置電壓V1，其漏極與柵極互連；

第六NPN三極管Q6的集電極接第四PMOS管MP4的漏極，第六NPN三極管Q6的基極與第五NPN三極管Q5的基極連接；第四NPN三極管Q4的集電極接第六NPN三極管Q6的發射極，第四NPN三極管Q4的發射極通過第九電阻R9后接地，第四NPN三極管Q4的基極接第五NPN三極管Q5的發射極；

第五PMOS管MP5的源極接電源VCC，其柵極接第一偏置電壓V1；第一NMOS管MN1的漏極接第五PMOS管MP5的漏極，第一NMOS管MN1的柵極與漏極互連，其源極接地；

第六PMOS管MP6的源極接電源VCC，其柵極和漏極接第二偏置電壓V2，第二NMOS管MN2的漏極接第六PMOS管MP6的漏極，第二NMOS管MN2的源極接地；

所述自適應高階補償電路包括第七PMOS管MP7、第八PMOS管MP8、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11、第十二PMOS管MP12、第十三PMOS管MP13、第十四PMOS管MP14、第十五PMOS管MP15、第十六PMOS管MP16、第十七PMOS管MP17、第十八PMOS管MP18、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NPN三極管Q7、第八NPN三極管Q8、第九NPN三極管Q9、第十NPN三極管Q10、第一PNP三極管QPNP1、第十電阻R10、第十一電阻R11和第十二電阻R12；

第七PMOS管MP7的源極接電源VCC，其柵極和漏極互連，第七NPN三極管Q7的基極接第二PMOS管MP2漏極、第三PMOS管MP3漏極與第五NPN三極管Q5基極的連接點，第七NPN三極管Q7的集電極接第七PMOS管MP7的漏極，第七NPN三極管Q7的發射極通過第十電阻R10后接地；

第八PMOS管MP8的源極接電源，其柵極接第七PMOS管MP7的漏極；第九PMOS管MP9的源極接第八PMOS管MP8的漏極，第九PMOS管MP9的柵極接第二偏置電壓V2；第三NMOS管MN3的漏極接第九PMOS管MP9的漏極，第三NMOS管MN3的柵極和漏極互連，第三NMOS管MN3的源極接地；

第十PMOS管MP10的源極接電源，其柵極接第一偏置電壓V1；第十一PMOS管MP11的源極接第十PMOS管MP10的漏極，第十一PMOS管MP11的柵極接第二偏置電壓V2；第四NMOS管MN4的漏極接第十一PMOS管MP11的漏極，第四NMOS管MN4的源極接地，第四NMOS管MN4的柵極接第九PMOS管MP9的漏極；

第十二PMOS管MP12的源極接電源，其柵極與漏極互連；第八NPN三極管Q8的集電極接第十二PMOS管MP12的漏極，第八NPN三極管Q8的基極接第十六PMOS管MP16的漏極；第九NPN三極管Q9的集電極接第十二PMOS管MP12的漏極，第九NPN三極管Q9的基極接第十六PMOS管MP16的漏極；第五NMOS管MN5的漏極接第八NPN三極管Q8的發射極，第五NMOS管MN5的柵極和漏極互連，其源極接地；第八NPN三極管Q8發射極與第五NMOS管MN5漏極的連接點接第十一PMOS管MP11漏極與第四NMOS管MN4漏極的連接點；第六NMOS管MN6的漏極接第九NPN三極管Q9的發射極，第六NMOS管MN6的柵極接第五NMOS管MN5的柵極，第六NMOS管MN6的源極接地；

第十三PMOS管MP13的源極接電源VCC，其柵極接第十二PMOS管MP12的漏極；第十四PMOS管MP14的源極接第十三PMOS管MP13的漏極，第十四PMOS管MP14的漏極為自適應高階補償電路的輸出端，第十四PMOS管MP14的柵極接第二偏置電壓V2；

第十五PMOS管MP15的源極接電源VCC，其柵極接第一偏置電壓V1；第十六PMOS管MP16的源極接第十五PMOS管MP15的漏極，第十六PMOS管MP16的柵極接第二偏置電壓V2；第十NPN三極管Q10的集電極和基極互連，其基極通過第十一電阻R11后接第十六PMOS管MP16的漏極；第十一電阻R11與第十六PMOS管MP16漏極的連接點接第八NPN三極管Q8基極與第九NPN三極管Q9基極的連接點；

第十七PMOS管MP17的源極接電源VCC，其柵極接第一偏置電壓V1；第十八PMOS管MP18的源極接第十七PMOS管MP17的漏極，第十八PMOS管MP18的柵極接第二偏置電壓V2；第一PNP三極管QPNP1的基極接第十八PMOS管MP18的漏極，第一PNP三極管QPNP1的集電極接地；第十八PMOS管MP18漏極與第一PNP三極管QPNP1基極的連接點通過第十二電阻R12后接第十一電阻R11與第十六PMOS管MP16漏極的連接點；

所述的帶隙基準核心電路包括第十九PMOS管MP19、第二十PMOS管MP20、第一電阻R1、第二電阻R2、第三電阻R3、第六電阻R6、第七電阻R7、第一NPN三極管Q1、第二NPN三極管Q2和運算放大器；

第二十PMOS管MP20的源極接電源，其柵極接第一偏置電壓V1；第十九PMOS管MP19的源極接第二十PMOS管MP20的漏極，第十九PMOS管MP19的柵極接第二偏置電壓V2,第十九PMOS管MP19的漏極接第一PNP三極管QPNP1的發射極；

第一NPN三極管Q1的集電極通過第六電阻R6后接第十九PMOS管MP19的漏極，第一NPN三極管Q1的基極通過第四電阻R4后接運算放大器的輸出端，第一NPN三極管Q1的發射極依次通過第二電阻R1、第二電阻R2和第三電阻R3后接地；

第二NPN三極管Q2的集電極通過第七電阻R7后接第十九PMOS管MP19的漏極，第二NPN三極管Q2的基極通過第四電阻R4后接運算放大器的輸出端，第二NPN三極管Q2的發射極依次通過第二電阻R2和第三電阻R3后接地；

第二電阻R2和第二電阻R3的連接點接第十四PMOS管MP14的漏極；

運算放大器的同相輸入端接第七電阻R7和第二NPN三極管Q2集電極的連接點，運算放大器的反相輸入端接第六電阻R6和第一NPN三極管Q1集電極的連接點，運算放大器的輸出端依次通過第四電阻R4和第五電阻R5后接地；

運算放大器的輸出端為帶隙基準源的輸出端。