[發明專利]LDPC譯碼器

有效

• 申請號: 201710312234.3
• 申請日: 2017-05-05
• 公開（公告）號: CN108809325B
• 公開（公告）日: 2022-01-28
• 發明（設計）人: 張文軍;文凜;寇亞軍;戴永清
• 申請（專利權）人: 上海數字電視國家工程研究中心有限公司
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供了一種LDPC譯碼器，其特征在于，包括：主控模塊；校驗矩陣存儲單元；子矩陣控制字模塊；以及多對角線信息存儲單元，其中，主控模塊利用校驗矩陣進行校驗更新，對變量信息更新得到中間變量結果，多對角線信息存儲單元用于存儲中間變量結果，基于校驗矩陣的并列度、多對角線的線數以及多對角線最大個數來設計該多對角線信息存儲單元的大小，子矩陣控制字模塊對以一定并行度對校驗矩陣進行層處理時當前的子矩陣為準循環矩陣或多對角線矩陣進行判定，當判定為多對角線矩陣結構時，主控模塊利用多對角線信息存儲單元進行存儲，其中，多對角線最大個數表示以一定并行度對校驗矩陣進行層處理時子矩陣為多對角線結構的最大個數。

技術領域

本發明屬于通信領域，更具體地說涉及一種LDPC譯碼器。

背景技術

低密度校驗碼(Low Density Parity Check Code，LDPC)碼是Robert G.Gallager在1962年提出的，直到1999年MacKay和Wilberg重新發現了LDPC碼的優秀性能，才引起了編碼領域專家和學者們的廣泛關注。LDPC碼是一種線性分組碼，其校驗矩陣為稀疏矩陣，采用迭代的譯碼算法使得LDPC碼可以接近香農限的性能。由于準循環結構的LDPC譯碼器易于并行實現，能提供高吞吐率，因此被多個標準使用，目前，LDPC碼的技術已應用于CMMB、DTMB、DVB-S2、DVB-T2、ATSC3.0和4G等標準的通信系統中。

現有的LDPC譯碼器實現主要基于準循環結構的校驗矩陣。隨著技術演進，也逐步出現雙對角線結構甚至是多對角線結構的校驗矩陣。當設計LDPC譯碼器或者譯碼方法時，所需處理的校驗矩陣需兼容準循環和/或多對角線結構時，原有的基于準循環結構設計的LDPC譯碼器當被用于處理多對角線結構的校驗矩陣時就往往需重新設計以滿足并行實現需要，設計繁雜、耗時且不靈活。

現有技術中，也有設計LDPC譯碼需兼容準循環結構和多對角線結構的考慮，當子矩陣為準循環結構時，更新后驗信息無明顯區別，但是，當子矩陣為多對角線結構時，由于子矩陣列重為大于等于2，更新后驗信息會導致同一RAM地址中的后驗信息依據列重數量相應地更新多次，且后一次更新會覆蓋掉前一次更新值，引起性能損失。

發明內容

為了解決上述問題，本發明提出一種高效通用的LDPC譯碼器，尤其適用于需兼容處理準循環結構的校驗矩陣和/或多對角線結構的校驗矩陣。

本發明提供了一種LDPC譯碼器，其特征在于，包括：主控模塊；校驗矩陣存儲單元；子矩陣控制字模塊；以及多對角線信息存儲單元，其中，所述主控模塊利用校驗矩陣進行校驗更新，對變量信息更新得到中間變量結果，多對角線信息存儲單元用于存儲所述中間變量結果，基于所述校驗矩陣的并列度、多對角線的線數以及多對角線最大個數來設計該多對角線信息存儲單元的大小，子矩陣控制字模塊對以一定并行度對所述校驗矩陣進行層處理時當前的子矩陣為準循環矩陣或多對角線矩陣進行判定，當判定為多對角線矩陣結構時，主控模塊利用所述多對角線信息存儲單元進行存儲，其中，所述多對角線最大個數表示以一定并行度對所述校驗矩陣進行層處理時子矩陣為多對角線結構的最大個數。

進一步可選地，在本發明提供的LDPC譯碼器中，還包括：校驗矩陣存儲單元；后驗信息存儲單元；校驗信息存儲單元；變量節點更新模塊；校驗節點更新模塊；后驗信息更新模塊；以及地址生成模塊，其中，校驗矩陣存儲單元：用于存儲譯碼器所支持的不同碼率下的所有校驗矩陣信息；主控模塊：產生譯碼器的控制邏輯：包括從校驗矩陣存儲單元讀取校驗矩陣信息，更新到子矩陣控制字；控制地址生成器產生相應的地址，輸出到校驗信息存儲單元和后驗信息存儲單元；控制變量節點更新模塊、校驗節點更新模塊和后驗信息更新模塊進行更新處理；根據子矩陣控制字判斷當前處理的子矩陣是否是多對角線結構，如是多對角線結構，更新多對角線信息存儲單元。

進一步可選地，在本發明提供的LDPC譯碼器中，當判斷當前處理的子矩陣為準循環結構，后驗信息更新模塊直接完成后驗信息更新。