[發明專利]LDPC譯碼器

有效

• 申請號: 201710312234.3
• 申請日: 2017-05-05
• 公開（公告）號: CN108809325B
• 公開（公告）日: 2022-01-28
• 發明（設計）人: 張文軍;文凜;寇亞軍;戴永清
• 申請（專利權）人: 上海數字電視國家工程研究中心有限公司
• 主分類號: H03M13/11
• 分類號: H03M13/11
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種LDPC譯碼器，其特征在于，包括：

主控模塊；校驗矩陣存儲單元；子矩陣控制字模塊；以及多對角線信息存儲單元，

其中，所述主控模塊利用校驗矩陣進行校驗更新，對變量信息更新得到中間變量結果，

多對角線信息存儲單元用于存儲所述中間變量結果，基于所述校驗矩陣的并列度、多對角線的線數以及多對角線最大個數來設計該多對角線信息存儲單元的大小，所述多對角線信息存儲單元的大小由以下方式確定：

并行度×(后驗信息位寬+變量信息位寬×(K-1))×N_diag，

其中，并行度表示用于處理校驗矩陣的子矩陣的大小；后驗信息位寬表示為后驗信息存儲單元所需的預先設定寬度；變量信息位寬表示為變量信息存儲單元所需的預先設定寬度；N_diag表示以一定并行度進行層處理時子矩陣為多對角線結構的最大個數；K表示對角線個數，

子矩陣控制字模塊對以一定并行度對所述校驗矩陣進行層處理時當前的子矩陣為準循環矩陣或多對角線矩陣進行判定，

當判定為多對角線矩陣結構時，主控模塊利用所述多對角線信息存儲單元進行存儲，

其中，所述多對角線最大個數表示以一定并行度對所述校驗矩陣進行層處理時子矩陣為多對角線結構的最大個數。

2.如權利要求1所述的LDPC譯碼器，其特征在于，還包括：

校驗矩陣存儲單元；后驗信息存儲單元；校驗信息存儲單元；變量節點更新模塊；校驗節點更新模塊；后驗信息更新模塊；以及地址生成模塊，

其中，校驗矩陣存儲單元：用于存儲譯碼器所支持的不同碼率下的所有校驗矩陣信息；

主控模塊：產生譯碼器的控制邏輯：包括從校驗矩陣存儲單元讀取校驗矩陣信息，更新到子矩陣控制字；控制地址生成器產生相應的地址，輸出到校驗信息存儲單元和后驗信息存儲單元；控制變量節點更新模塊、校驗節點更新模塊和后驗信息更新模塊進行更新處理；根據子矩陣控制字判斷當前處理的子矩陣是否是多對角線結構，如是多對角線結構，更新多對角線信息存儲單元。

3.如權利要求2所述的LDPC譯碼器，其特征在于：

其中，當判斷當前處理的子矩陣為準循環結構，后驗信息更新模塊直接完成后驗信息更新。

4.如權利要求2所述的LDPC譯碼器，其特征在于：

其中，當判斷當前處理的子矩陣為多對角線結構，將校驗矩陣相應分解為多子矩陣，利用后驗信息更新模塊對分解后的子矩陣分別進行更新運算，將更新結果更新到多對角線信息存儲單元。

5.如權利要求2所述的LDPC譯碼器，其特征在于，還包括：

判決模塊：用于判斷硬判結果是否滿足校驗方程以及硬判結果輸出。

6.如權利要求5所述的LDPC譯碼器，其特征在于：

其中，判決模塊進行硬判結果輸出，包含：用于判斷譯碼器是否達到預設的最大迭代次數，控制判決模塊輸出硬判結果。

7.如權利要求1所述的LDPC譯碼器，其特征在于，

其中，LDPC譯碼器還包括利用校驗矩陣存儲單元：用于存儲譯碼器所支持的不同碼率下所有校驗矩陣信息，可配置支持不同協議標準。

8.如權利要求7所述的LDPC譯碼器，其特征在于，

其中，支持ATSC3.0標準協議，校驗矩陣存儲模塊需存儲兩種碼長和對應碼率的信息，碼長分為16200和64800兩種，對應的碼率從2/15到13/15中任意一種均可。

9.如權利要求7所述的LDPC譯碼器，其特征在于，

其中，在ATSC3.0的LDPC譯碼器實現中，采用并行度為360，后驗節點信息和變量節點信息均設置為11位來存儲，多對角線信息存儲RAM的大小為71280比特。