[發明專利]一種亞閾值電路的優化方法及系統

有效

• 申請號: 201710308228.0
• 申請日: 2017-05-04
• 公開（公告）號: CN108809292B
• 公開（公告）日: 2022-01-04
• 發明（設計）人: 陳嵐;吳玉平;孫旭
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: H03K19/017
• 分類號: H03K19/017
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 黨麗;王寶筠

本發明實施例公開了一種亞閾值電路的優化方法，包括：從亞閾值邏輯門網表中確定D觸發器；確定與所述D觸發器的輸入端連接的組合邏輯電路；在所述組合邏輯電路與所述D觸發器之間插入可變閾值反相器，以獲得優化后的亞閾值邏輯門網表，其中，所述組合邏輯電路的輸出端連接所述可變閾值反相器的輸入端，所述可變閾值反相器的輸出端連接所述D觸發器的數據輸入端，所述D觸發器的數據輸出端連接所述可變閾值反相器的控制端。本發明加速D觸發器從一個狀態向另一個狀態的跳變，實現在相同的工作電壓下提高電路的工作速度的目的。

本申請要求于2017年05月02日提交中國專利局、申請號為201710301094.X、發明名稱為“一種亞閾值電路的優化方法及系統”的中國專利申請的優先權，其全部內容通過引用結合在本申請中。

技術領域

本發明涉及集成電路設計領域，尤其涉及一種亞閾值電路的優化方法及系統。

背景技術

亞閾值電路是指工作電壓低于晶體管器件閾值電壓的數字邏輯電路，由于電路工作在亞閾值區域，可以大幅降低電路的動態功耗和靜態功耗。

然而，隨著集成電路技術的不斷發展，人們對電路的性能提出了更高的要求，希望電路的功耗越小且速度更快。如何在亞閾值電路的設計中，進一步提高電路速度、降低功耗，是亞閾值電路設計中進一步需要解決的問題。

發明內容

本發明提供了一種亞閾值電路的優化方法及系統，添加可變閾值反相器，提高電路工作速度。

根據本發明的一個方面，提供了一種亞閾值電路的優化方法，包括：

從亞閾值邏輯門網表中確定D觸發器；

確定與所述D觸發器的數據輸入端連接的組合邏輯電路；

在所述組合邏輯電路與所述D觸發器之間插入可變閾值反相器，以獲得優化后的亞閾值邏輯門網表，其中，所述組合邏輯電路的輸出端連接所述可變閾值反相器的輸入端，所述可變閾值反相器的輸出端連接所述D觸發器的數據輸入端，所述D觸發器的數據輸出端連接所述可變閾值反相器的控制端。

可選地，所述從亞閾值邏輯門網表中確定D觸發器，包括：

在邏輯門單元庫中指定D觸發器為特定的基本單元，亞閾值邏輯門網表中引用所述特定的基本單元的邏輯單元為D觸發器。

可選地，所述從亞閾值邏輯門網表中確定D觸發器，包括：

根據邏輯描述，從亞閾值邏輯門網表所用的單元庫中確定出D觸發器的基本單元，在所述亞閾值邏輯門網表中引用所述基本單元的邏輯單元為D觸發器。

可選地，所述從亞閾值邏輯門網表中確定D觸發器，包括：

在信號路徑上獲得數據信號到達各D觸發器的數據輸入端與時鐘信號到達相應的D觸發器的時鐘輸入端的相對時序容限，根據相對時序容限，從亞閾值邏輯門網表中確定出D觸發器。

可選地，所述確定與所述D觸發器的數據輸入端連接的組合邏輯電路，包括：

根據亞閾值邏輯門網表構造有向圖，從各D觸發器的數據輸出端按照信號流方向遍歷有向圖直至信號流到達另一D觸發器的數據輸入端，獲得各D觸發器的數據輸出端到另一D觸發器的數據輸入端的所有信號通路，在所述信號通路上的邏輯門為另一D觸發器前的組合邏輯電路。

可選地，在所述組合邏輯電路與所述D觸發器之間插入可變閾值反相器之后，還包括：

進行可變閾值反相器電路的器件尺寸的優化。

可選地，在所述組合邏輯電路與所述D觸發器之間插入可變閾值反相器之后，還包括：

進行電路工作電壓的優化。