[發明專利]一種同步控制電路及包含該電路的多芯片級聯電路

有效

• 申請號: 201710307181.6
• 申請日: 2017-05-04
• 公開（公告）號: CN107147380B
• 公開（公告）日: 2020-08-07
• 發明（設計）人: 陳鋼;王蒙;楊昀
• 申請（專利權）人: 深圳芯智匯科技有限公司
• 主分類號: H03K5/135
• 分類號: H03K5/135
• 代理公司: 深圳市君之泉知識產權代理有限公司 44366
• 代理人: 張丕陽

本發明涉及一種同步控制電路，包括反饋控制電路、級聯判斷電路和同步信號輸出電路，反饋控制電路接收所述同步信號輸出電路的輸出信號，并根據反饋控制電路的使能信號和同步信號輸出電路的輸出信號判斷芯片是否為主芯片；級聯判斷電路接收所述芯片的時鐘信號，并輸出級聯判斷信號，當所述芯片為主芯片時，判斷主芯片是否為級聯模式；同步信號輸出電路接收同步信號和反饋控制電路的輸出信號，當所述級聯判斷電路判斷所述主芯片為級聯模式時，輸出同步信號。通過設計一種電路結構簡單的同步控制電路，達到了自動識別主從片，級聯所需管腳少，級聯方便，可操作性強，占用面積小的效果。

技術領域

本發明涉及多芯片級聯領域，具體涉及一種同步控制電路及包含該電路的多芯片級聯電路。

背景技術

在很多應用環境中單級芯片很難提供足夠的功率和驅動能力，因此經常需要將相同的芯片進行級聯工作，當一個芯片檢測到使能信號產生了時鐘信號之后，該時鐘信號被通信到其他相同芯片，使得其他芯片保持同步工作。為了避免級聯帶來的沖突，主片的時鐘頻率將會決定其他從片的開關頻率。

在級聯時主從片的信號輸入端接在一起且與輸入電壓相連，主從片的輸出端接在一起用于驅動負載。工作過程中主片通過同步模塊控制從片工作，該模塊提供同步工作所需要的時鐘信號給級聯的各個從片。目前的時鐘同步控制一般需要兩個控制信號，即同步時鐘信號及同步控制信號，外加一個芯片使能控制信號，主片負責產生時鐘信號，從片負責通過同步模塊接收主片產生的時鐘信號，主從片共同驅動負載。

現有技術采用的同步模塊電路結構復雜，占用面積較大，管腳較多，級聯時接線復雜，級聯操作不方便,增加了設計復雜度。

發明內容

本發明要解決的技術問題在于，針對現有技術的上述缺陷，提供一種同步控制電路，克服現有技術采用的同步模塊電路結構復雜，占用面積較大，管腳較多，級聯時接線復雜，級聯操作不方便的缺陷。

本發明解決其技術問題所采用的技術方案是：提供一種同步控制電路，包括反饋控制電路、級聯判斷電路和同步信號輸出電路：所述反饋控制電路，用于接收所述同步信號輸出電路的輸出信號，并根據所述反饋控制電路的使能信號和所述同步信號輸出電路的輸出信號判斷芯片是否為主芯片；所述級聯判斷電路，用于接收所述芯片的時鐘信號，并輸出級聯判斷信號，當所述芯片為主芯片時，判斷所述主芯片是否為級聯模式；同步信號輸出電路，用于接收同步信號和所述反饋控制電路的輸出信號，當所述級聯判斷電路判斷所述主芯片為級聯模式時，輸出同步信號。

所述反饋控制電路包括D觸發器和與門，所述D觸發器的時鐘端接收所述同步信號輸出電路的輸出信號，所述與門接收D觸發器的正向輸出端的輸出信號和所述芯片的使能信號：

當所述芯片的使能信號為低電平時，若所述同步信號輸出電路無時鐘信號輸出，則所述芯片處于主芯片待機或者從芯片；若所述同步信號輸出電路有時鐘信號輸出，則所述芯片為從芯片；

當所述芯片的使能信號為高電平時，所述芯片為主芯片。

所述級聯判斷電路包括級聯判斷信號產生電路、下拉電路和上拉電路：所述級聯判斷信號產生電路，用于接收所述芯片的時鐘信號，并輸出所述級聯判斷信號，以控制所述下拉電路和所述上拉電路的工作狀態；所述下拉電路和所述上拉電路的輸出端與所述同步信號輸出電路的輸出端相連，用于判斷所述芯片是否為級聯模式；

當所述級聯判斷信號產生電路輸出高電平時，所述下拉電路工作，所述同步信號輸出電路的輸出端為低電平，且當所述級聯判斷信號產生電路輸出低電平時，所述上拉電路工作，所述同步信號輸出電路的輸出端也為低電平，則所述級聯判斷電路判斷所述主芯片為單級模式；

當所述級聯判斷信號產生電路輸出高電平時，所述下拉電路工作時，所述同步信號輸出電路的輸出端為低電平，且當所述級聯判斷信號產生電路輸出低電平時，所述上拉電路工作，所述同步信號輸出電路的輸出端為高電平，則所述級聯判斷電路判斷所述主芯片為級聯模式。