[發明專利]半導體裝置、半導體裝置制造方法及特有信息的產生方法

有效

• 申請號: 201710306962.3
• 申請日: 2017-05-04
• 公開（公告）號: CN107547200B
• 公開（公告）日: 2020-04-10
• 發明（設計）人: 矢野勝;王炳堯
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: H04L9/10
• 分類號: H04L9/10;H01L27/02
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 王濤;湯在彥

技術領域

本發明是有關于具有特有信息產生功能的半導體裝置，特別是有關于利用半導體裝置的電路零件的特有信息產生方法。

背景技術

近年來，伴隨著電子元件及電子裝置的安全性的強化，有需要對實際安裝于其中的半導體裝置的偽造及仿冒提供對策。某種方法是將特有信息提供給半導體裝置，當特有信息被認證時，該半導體裝置作為真正的物件而允許半導體裝置及電子設備的動作。特有信息，例如可存儲于半導體裝置的非易失性存儲器等，但是此種方法，會有利用解析半導體裝置而讀取特有信息、或利用從外部不正當地存取半導體裝置而讀取特有信息的風險。

因此近來，無法進行物理上復制的PUF(Physical Unclonable Function)技術廣受矚目。PUF技術是將不可預測、保密性高、且具有恒久性的物理的信息作為特有信息使用。例如，日本專利文件1的數字值產生裝置及方法，揭示使用半導體的制造工藝誤差而產生特有的數字值的技術。日本專利文件2的半導體裝置，揭示從獨特碼產生部產生的獨特碼所對應的存儲區域中讀取特定信息的技術。

[專利文件1]特開2015-80252號公報

[專利文件2]特開2016-12931號公報

發明內容

[發明要解決的問題]

半導體裝置的設計/制造中，利用抑制晶體管等的電路零件的偏差(變動)、或將偏差最小化，以提供再現性、可靠度高的半導體裝置。但是，當如專利文件1藉由半導體的制造工藝偏差而產生特有信息時，將電路零件的偏差最小化會造成電路零件的均一性，結果是降低了特有信息的隨機性(非預測性)。此外，晶體管在溫度變化時輸出特性會改變，在偏差小的晶體管中，特有信息會改變而難以保持恒久性。

本發明的目的為提供一種半導體裝置、半導體裝置制造方法及特有信息的產生方法，解決此種現有問題、并提供具有改良的特有信息的產生功能的半導體裝置。

[解決問題的手段]

本發明一實施例的半導體裝置的制造方法，該半導體裝置具有基于第2電路的電路零件的輸出而產生特有信息的功能，該制造方法，包括：制造第1電路與該第2電路的工序；該第1電路是遵循第1設計條件而設計；該第2電路是遵循第2設計條件而設計；該第2設計條件相較于該第1設計條件還包含使該電路零件的偏差變大的因素。

本發明另一實施例的半導體裝置的制造方法，該半導體裝置具有基于第2電路的電路零件的輸出而產生特有信息的功能，該制造方法，包括：制造第1電路與該第2電路的工序；該第1電路是遵循第1制造條件而制造；該第2電路是遵循第2制造條件而制造；該第2制造條件相較于該第1制造條件還包含使該電路零件的偏差變大的因素。

本發明再一實施例的半導體裝置的制造方法，包括制造第1電路與第2電路的工序；其中，第1電路是遵循第1設計與制造條件而設計與制造，第2電路是遵循第2設計與制造條件而設計與制造，第2設計與制造條件相較于第1設計與制造條件還包含使電路零件的偏差變大的因素。半導體裝置具有基于第2電路的電路零件的輸出而產生特有信息的功能。

理想上，第1設計條件包括設定晶體管的通道寬度為W1；第2設定條件包括設定晶體管的通道寬度為小于W1的W2。理想上，通道寬度W1是設計上所容許的值，該通道寬度W2是比該設計上所容許的值小的值。理想上，第1制造條件，包括將通道長度小于一定值以下的晶體管的擴散區域設定為LDD結構；第2制造條件，包括不將通道長度小于一定值以下的晶體管的擴散區域設定為LDD結構。理想上，第1制造條件，包括以在基板表面形成第1摻雜物濃度的方式而進行通道離子注入；第2制造條件，包括以在比該基板表面深的位置形成該第1摻雜物濃度的方式而進行通道離子注入。理想上，第1制造條件，包括以在比該基板表面深的位置形成比該第1摻雜物濃度高的第2摻雜物濃度的方式而進行通道離子注入；第2制造條件，包括以在該基板表面形成該第2摻雜物濃度的方式而進行通道離子注入。

本發明一實施例的半導體裝置的特有信息的產生方法，包括基于第2電路的電路零件的輸出而產生特有信息的步驟；其中半導體裝置包含遵循第1設計條件而設計的第1電路、及遵循第2設計條件而設計的第2電路，第2設計條件相較于第1設計條件還包含使電路零件的偏差變大的因素。

本發明另一實施例的半導體裝置的特有信息的產生方法，包括遵循第1制造條件制造第1電路；遵循第2制造條件制造第2電路，第2制造條件相較于第1制造條件還包含使電路零件的偏差變大的因素；以及，基于第2電路的電路零件的輸出而產生特有信息的步驟。