[發明專利]半導體裝置、半導體裝置制造方法及特有信息的產生方法

有效

• 申請號: 201710306962.3
• 申請日: 2017-05-04
• 公開（公告）號: CN107547200B
• 公開（公告）日: 2020-04-10
• 發明（設計）人: 矢野勝;王炳堯
• 申請（專利權）人: 華邦電子股份有限公司
• 主分類號: H04L9/10
• 分類號: H04L9/10;H01L27/02
• 代理公司: 北京三友知識產權代理有限公司 11127
• 代理人: 王濤;湯在彥

1.一種半導體裝置的制造方法，其特征在于，該半導體裝置具有基于第2電路的電路零件的輸出而產生特有信息的功能，該制造方法，包括：

制造第1電路與該第2電路的工序；

該第1電路是遵循第1設計條件而設計；

該第2電路是遵循第2設計條件而設計；

該第2設計條件相較于該第1設計條件還包含使該電路零件的偏差變大的因素。

2.一種半導體裝置的制造方法，其特征在于，該半導體裝置具有基于第2電路的電路零件的輸出而產生特有信息的功能，該制造方法，包括：

制造第1電路與該第2電路的工序；

該第1電路是遵循第1制造條件而制造；

該第2電路是遵循第2制造條件而制造；

該第2制造條件相較于該第1制造條件還包含使該電路零件的偏差變大的因素。

3.一種半導體裝置的制造方法，其特征在于，該半導體裝置具有基于第2電路的電路零件的輸出而產生特有信息的功能，該制造方法，包括：

以第1制造條件制造遵循第1設計條件而設計的第1電路、與以第2制造條件制造遵循第2設計條件的該第2電路的工序；

該第2設計條件相較于該第1設計條件，包含使該電路零件的偏差變大的因素；

該第2制造條件相較于該第1制造條件還包含使該電路零件的偏差變大的因素。

4.如權利要求1或3所述的半導體裝置的制造方法，其特征在于，

該第1設計條件包括設定晶體管的通道寬度為W1；

該第2設定條件包括設定晶體管的通道寬度為小于W1的W2。

5.如權利要求4所述的半導體裝置的制造方法，其特征在于，

該通道寬度W1是設計上所容許的值；

該通道寬度W2是比該設計上所容許的值小的值。

6.如權利要求2或3所述的半導體裝置的制造方法，其特征在于，

該第1制造條件，包括將通道長度小于一定值以下的晶體管的擴散區域設定為LDD結構以及以在基板表面形成第1摻雜物濃度的方式而進行通道離子注入；

該第2制造條件，包括不將通道長度小于一定值以下的晶體管的擴散區域設定為LDD結構以及以在比該基板表面深的位置形成該第1摻雜物濃度的方式而進行通道離子注入。

7.如權利要求6所述的半導體裝置的制造方法，其特征在于，

該第1制造條件，包括以在比該基板表面深的位置形成比該第1摻雜物濃度高的第2摻雜物濃度的方式而進行通道離子注入；

該第2制造條件，包括以在該基板表面形成該第2摻雜物濃度的方式而進行通道離子注入。

8.一種半導體裝置的特有信息的產生方法，其特征在于，該半導體裝置包含遵循第1設計條件而設計的第1電路、及遵循第2設計條件而設計的第2電路，該第2設計條件相較于該第1設計條件還包含使電路零件的偏差變大的因素；

該特有信息的產生方法包括，

基于該第2電路的電路零件的輸出而產生特有信息的步驟。

9.如權利要求8所述的半導體裝置的特有信息的產生方法，其特征在于，

該第1設計條件包括設定晶體管的通道寬度為W1；

該第2設定條件包括設定晶體管的通道寬度為小于W1的W2。

10.一種半導體裝置的特有信息的產生方法，其特征在于，包括：

遵循第1制造條件制造第1電路；

遵循第2制造條件制造第2電路，該第2制造條件相較于該第1制造條件還包含使電路零件的偏差變大的因素；以及

基于該第2電路的電路零件的輸出而產生特有信息的步驟。

11.如權利要求10所述的半導體裝置的特有信息的產生方法，其特征在于，

該第1制造條件，包括將通道長度小于一定值以下的晶體管的擴散區域設定為LDD結構以及以在基板表面形成第1摻雜物濃度的方式而進行通道離子注入；

該第2制造條件，包括不將通道長度小于一定值以下的晶體管的擴散區域設定為LDD結構以及以在比該基板表面深的位置形成該第1摻雜物濃度的方式而進行通道離子注入。