[發明專利]包括RESURF層和階躍柵極的LDMOS晶體管以及相關聯的系統和方法

在審

• 申請號: 201710303816.5
• 申請日: 2017-03-14
• 公開（公告）號: CN107180873A
• 公開（公告）日: 2017-09-19
• 發明（設計）人: J·夏;M·A·祖尼加;B·法特米扎德赫
• 申請（專利權）人: 馬克西姆綜合產品公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336;H01L21/8238
• 代理公司: 永新專利商標代理有限公司72002
• 代理人: 陳松濤,王英

相關申請

本申請要求享有2016年3月14日提交的序列號為62/307862的美國臨時專利申請的優先權權益，其于此作為參考并入。

背景技術

金屬氧化物半導體場效應晶體管(通常稱為MOSFET)廣泛應用于電子器件中，諸如用于開關或放大。MOSFET能夠獲得快的開關速度，其使得它們很好地適用于高頻應用。另外，MOSFET控制起來相對簡單，因為它們是電壓控制的，而不是電流控制的。

橫向雙擴散金屬氧化物半導體場效應晶體管(通常稱為LDMOS晶體管)是其中漏極-源極電壓在晶體管的半導體材料內主要地在橫向上被阻斷的一類MOSFET。LDMOS晶體管通常在集成電路中與其它電路組合，尤其是在功率和射頻應用中。

圖1是現有技術中n溝道LDMOS晶體管100的截面圖，其包括硅半導體結構102、源極電極104、柵極電極106、和漏極電極108。源極電極104堆疊在LDMOS晶體管100的源極區域112中的硅半導體結構102的頂表面110上，漏極電極108堆疊在LDMOS晶體管100的漏極區域114中的頂表面110上。柵極結構106包括堆疊在LDMOS晶體管100的柵極區域120中的柵極電極116、多晶硅層117、和二氧化硅層118。硅半導體結構102包括p型襯底122、n阱124、p體區(p-body)126、源極p+區域128、源極n+區域130、和漏極n+區域132。N阱124形成在p型襯底122之上，p體區126形成在n阱124中、源極電極104之下。漏極n+區域132形成在n阱124中并接觸漏極電極108。源極p+區域128和源極n+區域130中的每個形成在p體區126中并接觸源極電極104。源極n+區域130和漏極n+區域132中的每個相比于n阱124更重摻雜，并且源極p+區域128相比于p體區126更重摻雜。

當跨漏極電極108和源極電極104施加正電壓V_DS時，在n阱124和p體區126的界面處的p-n結反向偏置。必然地，默認情況下基本上沒有電流從漏極電極108流到源極電極104。漏極n+區域132和n阱124的相對摻雜濃度引起n阱124的一部分——稱作漂移區134——承載電壓V_DS的大半，由此使得LDMOS晶體管100能夠支撐較大值的V_DS而不會擊穿。

施加在柵極電極116和源極電極104之間的正電壓V_GS在二氧化硅層118之下的硅半導體結構102中產生負電荷，引起少數載流子溝道形成在p體區126的區域136中。少數載流子溝道具有超量電子并且因此傳導電流。必然地，當V_GS超過閾值并且V_DS是正值時，電流將在橫向138上穿過硅半導體結構102從漏極n+區域132流向源極n+區域130。然而，由于n阱124中相對的輕n型摻雜濃度，該電流在漂移區134可能遇到實質電阻。

發明內容

(A1)一種橫向雙擴散金屬氧化物半導體場效應(LDMOS)晶體管可包括硅半導體結構，包括：(1)基層，(2)在厚度方向上設置于基層之上的p型減少表面場效應(RESURF)層，(3)在厚度方向上設置于該p型RESURF層之上的p體區，(4)均設置于該p體區中的源極p+區域和源極n+區域，(5)在與厚度方向正交的橫向方向上鄰近該p體區設置的高壓n型橫向擴散漏極(HVNLDD)，該HVNLDD接觸該p型RESURF層，和(6)設置于該HVNLDD中的漏極n+區域。LDMOS晶體管可進一步包括(1)在厚度方向上在p體區和HVNLDD的至少部分之上設置于硅半導體結構上的第一電介質層和(2)在厚度方向上設置于第一電介質層上的第一柵極導體。

(A2)在由(A1)表示的LDMOS晶體管中，源極p+區域可具有比p體區高的p型摻雜劑濃度，p體區可具有比p型RESURF層高的p型摻雜劑濃度，并且源極n+區域和漏極n+區域中的每個可具有比HVNLDD高的n型摻雜劑濃度。

(A3)在由(A1)和(A2)表示的LDMOS晶體管中的任一個中，基層可從由硅襯底中的n型高壓阱和p型硅襯底組成的組中選擇。

(A4)在由(A1)至(A3)表示的LDMOS晶體管中的任一個中，源極p+區域可在橫向上鄰近源極n+區域。