[發(fā)明專(zhuān)利]一種帶載流子壽命調(diào)節(jié)區(qū)的功率MOSFET器件及其制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201710301648.6
• 申請(qǐng)日: 2017-05-02
• 公開(kāi)（公告）號(hào): CN107946360B
• 公開(kāi)（公告）日: 2023-10-20
• 發(fā)明（設(shè)計(jì)）人: 唐昭煥;楊永暉;肖添;譚開(kāi)洲
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)電子科技集團(tuán)公司第二十四研究所
• 主分類(lèi)號(hào): H01L29/78
• 分類(lèi)號(hào): H01L29/78;H01L29/06;H01L21/336
• 代理公司: 重慶大學(xué)專(zhuān)利中心 50201
• 代理人: 王翔

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體功率器件領(lǐng)域，具體是一種帶載流子壽命調(diào)節(jié)區(qū)的功率MOSFET器件及其制造方法。

背景技術(shù)

垂直雙擴(kuò)散功率MOSFET(VDMOS：Vertical Double-diffusion Metal Oxide Semiconductor)器件是柵控型多子導(dǎo)電器件，具有功耗低、開(kāi)關(guān)速度快、驅(qū)動(dòng)能力強(qiáng)、負(fù)溫度系數(shù)等優(yōu)點(diǎn)，被廣泛用于各種功率電子系統(tǒng)的電源模塊，起著功率變換或功率轉(zhuǎn)換的作用，是功率集成電路及功率集成系統(tǒng)的核心元器件之一。

在空間輻射環(huán)境應(yīng)用中，功率VDMOS器件在單粒子輻射下會(huì)發(fā)生單粒子燒毀(SEB)和單粒子?xùn)糯?SEGR)失效。從1986年美國(guó)的J.L.Titus和C.F.Wheatley首次報(bào)道VDMOS器件的單粒子燒毀效應(yīng)開(kāi)始，國(guó)內(nèi)外針對(duì)功率VDMOS器件的單粒子輻射加固進(jìn)行了大量研究。

在提高功率VDMOS器件的抗SEB能力方面，國(guó)內(nèi)外從結(jié)構(gòu)和工藝的角度提出了很多切實(shí)有效的措施，包括：阱區(qū)局部SOI、降低源極結(jié)深、源區(qū)砷注入、提高阱區(qū)摻雜濃度、選擇性阱區(qū)高摻雜、外延層變摻雜等；在柵源零偏、輻射粒子的LET值為90.1MeV.cm²/mg條件下，器件抗SEB的安全工作區(qū)已經(jīng)達(dá)到了額定漏源擊穿電壓的100％。

在提高器件的抗SEGR能力方面，提出了復(fù)合柵介質(zhì)、帶LOCOS的VDMOS結(jié)構(gòu)、頸區(qū)之上覆蓋厚場(chǎng)氧、分離柵(Split-Gate)等器件結(jié)構(gòu)。盡管如此，國(guó)內(nèi)抗輻射加固VDMOS器件的研制生產(chǎn)線仍然以微米和亞微米工藝為主，如圖1所示，存在頸區(qū)寬、外延變摻雜工藝難度大等技術(shù)問(wèn)題，抗SEGR能力弱仍然是功率VDMOS器件在空間應(yīng)用的技術(shù)瓶頸。

綜上所述，國(guó)內(nèi)平面型功率VDMOS器件存在抗SEGR能力弱的技術(shù)問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明的目的是解決現(xiàn)有技術(shù)中，國(guó)內(nèi)平面型功率VDMOS器件存在的抗SEGR能力弱的技術(shù)問(wèn)題。

為實(shí)現(xiàn)本發(fā)明目的而采用的技術(shù)方案是這樣的，一種帶載流子壽命調(diào)節(jié)區(qū)的功率MOSFET器件，其特征在于，包括漏極金屬層、重?fù)诫s第一導(dǎo)電類(lèi)型襯底材料、輕摻雜第一導(dǎo)電類(lèi)型第一外延層、重?fù)诫s第一導(dǎo)電類(lèi)型載流子壽命調(diào)節(jié)區(qū)、輕摻雜第一導(dǎo)電類(lèi)型第二外延層、第二導(dǎo)電類(lèi)型阱區(qū)、重?fù)诫s第一導(dǎo)電類(lèi)型源區(qū)、柵介質(zhì)層、多晶硅柵介質(zhì)層、ILD介質(zhì)層、接觸金屬層、金屬層和鈍化介質(zhì)層。

所述重?fù)诫s第一導(dǎo)電類(lèi)型襯底材料覆蓋于漏極金屬層之上。

所述輕摻雜第一導(dǎo)電類(lèi)型第一外延層覆蓋于重?fù)诫s第一導(dǎo)電類(lèi)型襯底材料之上。

所述輕摻雜第一導(dǎo)電類(lèi)型第二外延層覆蓋于輕摻雜第一導(dǎo)電類(lèi)型第一外延層之上。

所述重?fù)诫s第一導(dǎo)電類(lèi)型載流子壽命調(diào)節(jié)區(qū)位于輕摻雜第一導(dǎo)電類(lèi)型第二外延層和輕摻雜第一導(dǎo)電類(lèi)型第一外延層之間的部分區(qū)域。所述重?fù)诫s第一導(dǎo)電類(lèi)型載流子壽命調(diào)節(jié)區(qū)部分嵌入輕摻雜第一導(dǎo)電類(lèi)型第一外延層和輕摻雜第一導(dǎo)電類(lèi)型第二外延層的內(nèi)部。

所述第二導(dǎo)電類(lèi)型阱區(qū)位于輕摻雜第一導(dǎo)電類(lèi)型第二外延層的內(nèi)部。所述第二導(dǎo)電類(lèi)型阱區(qū)的上表面與輕摻雜第一導(dǎo)電類(lèi)型第二外延層的部分上表面共面。

所述重?fù)诫s第一導(dǎo)電類(lèi)型源區(qū)位于第二導(dǎo)電類(lèi)型阱區(qū)的內(nèi)部。所述重?fù)诫s第一導(dǎo)電類(lèi)型源區(qū)的上表面與第二導(dǎo)電類(lèi)型阱區(qū)的部分上表面共面。所述重?fù)诫s第一導(dǎo)電類(lèi)型源區(qū)的深度小于第二導(dǎo)電類(lèi)型阱區(qū)的深度。

所述第二導(dǎo)電類(lèi)型阱區(qū)內(nèi)的重?fù)诫s第一導(dǎo)電類(lèi)型源區(qū)之間的上表面和重?fù)诫s第一導(dǎo)電類(lèi)型源區(qū)的部分上表面，從下到上依次覆蓋有接觸金屬層、金屬層和鈍化介質(zhì)層。

所述第二導(dǎo)電類(lèi)型阱區(qū)的剩余上表面和第二導(dǎo)電類(lèi)型阱區(qū)之間的上表面，從下到上依次覆蓋柵介質(zhì)層、多晶硅柵介質(zhì)層、ILD介質(zhì)層、金屬層和鈍化介質(zhì)層。

一種帶載流子壽命調(diào)節(jié)區(qū)的功率MOSFET器件的制造方法，其特征在于，包括以下步驟：

1)將輕摻雜第一導(dǎo)電類(lèi)型第一外延層覆蓋于重?fù)诫s第一導(dǎo)電類(lèi)型襯底材料之上。

2)利用掩膜層在輕摻雜第一導(dǎo)電類(lèi)型第一外延層的部分上表面形成重?fù)诫s第一導(dǎo)電類(lèi)型載流子壽命調(diào)節(jié)區(qū)摻雜窗口，摻雜、退火、去掉掩膜層，形成重?fù)诫s第一導(dǎo)電類(lèi)型載流子壽命調(diào)節(jié)區(qū)。

3)將輕摻雜第一導(dǎo)電類(lèi)型第二外延層覆蓋于輕摻雜第一導(dǎo)電類(lèi)型第一外延層和重?fù)诫s第一導(dǎo)電類(lèi)型載流子壽命調(diào)節(jié)區(qū)之上。

4)利用掩膜層在輕摻雜第一導(dǎo)電類(lèi)型第二外延層的部分上表面形成第二導(dǎo)電類(lèi)型阱區(qū)摻雜窗口，離子注入摻雜、高溫推結(jié)形成第二導(dǎo)電類(lèi)型阱區(qū)。