[發明專利]一種帶載流子壽命調節區的功率MOSFET器件及其制造方法

有效

• 申請號: 201710301648.6
• 申請日: 2017-05-02
• 公開（公告）號: CN107946360B
• 公開（公告）日: 2023-10-20
• 發明（設計）人: 唐昭煥;楊永暉;肖添;譚開洲
• 申請（專利權）人: 中國電子科技集團公司第二十四研究所
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 重慶大學專利中心 50201
• 代理人: 王翔

1.一種帶載流子壽命調節區的功率MOSFET器件，其特征在于，包括漏極金屬層(101)、重摻雜第一導電類型襯底材料(201)、輕摻雜第一導電類型第一外延層(301)、重摻雜第一導電類型載流子壽命調節區(302)、輕摻雜第一導電類型第二外延層(401)、第二導電類型阱區(402)、重摻雜第一導電類型源區(403)、柵介質層(404)、多晶硅柵介質層(405)、ILD介質層(406)、接觸金屬層(407)、金屬層(408)和鈍化介質層(409)；

所述重摻雜第一導電類型襯底材料(201)覆蓋于漏極金屬層(101)之上；

所述輕摻雜第一導電類型第一外延層(301)覆蓋于重摻雜第一導電類型襯底材料(201)之上；

所述輕摻雜第一導電類型第二外延層(401)覆蓋于輕摻雜第一導電類型第一外延層(301)之上；

所述重摻雜第一導電類型載流子壽命調節區(302)位于輕摻雜第一導電類型第二外延層(301)和輕摻雜第一導電類型第一外延層(401)之間的部分區域；所述重摻雜第一導電類型載流子壽命調節區(302)部分嵌入輕摻雜第一導電類型第一外延層(301)和輕摻雜第一導電類型第二外延層(401)的內部；

所述第二導電類型阱區(402)位于輕摻雜第一導電類型第二外延層(401)的內部；所述第二導電類型阱區(402)的上表面與輕摻雜第一導電類型第二外延層(401)的部分上表面共面；

所述重摻雜第一導電類型源區(403)位于第二導電類型阱區(402)的內部；所述重摻雜第一導電類型源區(403)的上表面與第二導電類型阱區(402)的部分上表面共面；所述重摻雜第一導電類型源區(403)的深度小于第二導電類型阱區(402)的深度；

所述第二導電類型阱區(402)內的重摻雜第一導電類型源區(403)之間的上表面和重摻雜第一導電類型源區(403)的部分上表面，從下到上依次覆蓋有接觸金屬層(407)、金屬層(408)和鈍化介質層(409)；

所述第二導電類型阱區(402)的剩余上表面和第二導電類型阱區(402)之間的上表面，從下到上依次覆蓋柵介質層(404)、多晶硅柵介質層(405)、ILD介質層(406)、金屬層(408)和鈍化介質層(409)。

2.一種帶載流子壽命調節區的功率MOSFET器件的制造方法，其特征在于，包括以下步驟：

1)將輕摻雜第一導電類型第一外延層(301)覆蓋于重摻雜第一導電類型襯底材料(101)之上；

2)利用掩膜層在輕摻雜第一導電類型第一外延層(301)的部分上表面形成重摻雜第一導電類型載流子壽命調節區(302)摻雜窗口，摻雜、退火、去掉掩膜層，形成重摻雜第一導電類型載流子壽命調節區(302)；

3)將輕摻雜第一導電類型第二外延層(401)覆蓋于輕摻雜第一導電類型第一外延層(301)和重摻雜第一導電類型載流子壽命調節區(302)之上；

4)利用掩膜層在輕摻雜第一導電類型第二外延層(401)的部分上表面形成第二導電類型阱區(402)摻雜窗口，離子注入摻雜、高溫推結形成第二導電類型阱區(402)；

5)利用掩膜層在輕摻雜第二導電類型阱區(402)的部分上表面形成重摻雜第一導電類型源區(403)摻雜窗口，離子注入摻雜、退火形成重摻雜第一導電類型源區(403)；

6)利用掩膜層、氧化、淀積、刻蝕等方式形成柵介質層(404)和多晶硅柵介質層(405)、ILD介質層(406)、接觸金屬層(407)、金屬層(408)和鈍化介質層(409)；

7)減薄硅片背面，形成漏極金屬層(101)。

3.根據權利要求1或2所述的一種帶載流子壽命調節區的功率MOSFET器件及其制造方法，其特征在于：所述輕摻雜第一導電類型第一外延層(301)的厚度d1為傳統VDMOS器件外延層厚度D的一半，即：d1＝D/2；

所述輕摻雜第一導電類型第二外延層(401)的厚度d2為傳統VDMOS器件外延層厚度D的一半，即：d2＝D/2；

所述輕摻雜第一導電類型第一外延層(301)是從重摻雜第一導電類型襯底材料(201)上表面到輕摻雜第一導電類型第一外延層(301)上表面的緩變摻雜。